公开(公告)号：KR100255108B1

公开(公告)日：2000-05-01

申请号：KR1019970025372

申请日：1997-06-18

Applicant: 삼성전자주식회사

Inventor： 신보현 ,  천정환 ,  안민철

IPC: G06K19/07

CPC classification number: G06K19/07745 ,  H01L23/49855 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/32225 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01079 ,  H01L2924/181 ,  H05K1/142 ,  H05K1/182 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/05599 ,  H01L2224/85399

Abstract: PURPOSE: A chip card is provided to maintain the array reliability of a chip on board package by enabling a shaping by-product such as an epoxy burr or a molding flash to be located in a space which a package body of a chip on board package and a printed circuit board make. CONSTITUTION: An adhesion unit(130) is interposed in the bottom of the first receiving space(312) of a base card(310). A package body(124) of a chip on board package is arrayed that the second receiving space(214) of the base card(310) can be corresponded to the package body(124). A part of a printed circuit board(123), installed outside of the package body(124), is arrayed in the first receiving space(314). A chip on board package(120) is received into a receiving space(313). A space is formed between an incline(318) of the base card(310), the package body(124) of the chip on board package and a side of the printed circuit board(123) adjacent to the package body(124). Shaping by-products such as an epoxy burr or a molding flash of the chip on board package are located in the space.

Abstract translation: 目的：提供一种芯片卡，用于通过使诸如环氧树脂毛刺或成型闪光体之类的成形副产品位于板上封装芯片的封装体的空间中来保持芯片封装上的芯片的阵列可靠性 和印刷电路板。 构成：粘合单元（130）插入在基卡（310）的第一容纳空间（312）的底部。 阵列芯片组件的封装主体（124）被排列成使得基板（310）的第二接收空间（214）能够对应于封装主体（124）。 布置在包装体（124）外部的印刷电路板（123）的一部分被排列在第一容纳空间（314）中。 芯片封装（120）被接收到接收空间（313）中。 在基板（310）的倾斜（318），板上封装的封装主体（124）和与封装主体（124）相邻的印刷电路板（123）的一侧之间形成空间。 塑料副产品如环氧树脂毛刺或芯片封装的成型闪光灯位于该空间中。

公开(公告)号：KR100182510B1

公开(公告)日：1999-04-15

申请号：KR1019960003954

申请日：1996-02-17

Applicant: 삼성전자주식회사

Inventor： 안승호 ,  최기원 ,  송영재 ,  안민철

IPC: H01L21/60

CPC classification number: H01L2224/50

Abstract: 본 발명은 칩 스케일 패키지에 관한 것으로, 칩의 본딩 패드들의 배치에 대응되도록 탭 테이프를 제작하여, 그 칩과 탭 테이프를 전기적 연결하여 패키지를 제작함으로써, 통상적인 탭 테이프를 사용하고 있기 때문에 종래 반도체 제조 장치가 그대로 이용되고, 상기 전기적 연결 부분을 보호하기 위해서 성형 수지와 같은 봉지 수단이 요구되지 않기 때문에 패키지 제조 단가를 낮출 수 있는 장점이 있다.

公开(公告)号：KR1019990008758A

公开(公告)日：1999-02-05

申请号：KR1019970030871

申请日：1997-07-03

Applicant: 삼성전자주식회사

Inventor： 신보현 ,  안민철

IPC: H05K1/16

Abstract: 본 발명은 스마트미다어(SmartMedia)에 사용되는 칩 온 보드(COB) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지에 관한 것으로, 스마트미디어에 사용되는 칩 온 보드(COB) 패키지에 있어서, 인쇄회로기판의 외부 접속 단자 및 봉지부의 외형적인 구조가 동일하기 때문에 인쇄회로기판에 부착되는 프레쉬 메모리 칩의 용량 및 크기에 따라서 봉지부의 봉지 수지의 양에 차이가 있으며, 이로 인하여 발생되는 칩 온 보드 패키지가 휘는 불량을 방지하기 위하여 봉지 수지에 의해 봉지되는 인쇄회로기판의 영역으로서, 칩 접착부의 외측에 요부 또는 철부가 형성된 칩 온 보드 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지가 개시되어 있다.

公开(公告)号：KR100163864B1

公开(公告)日：1998-12-01

申请号：KR1019950004582

申请日：1995-03-07

Applicant: 삼성전자주식회사

Inventor： 안민철 ,  안승호

IPC: H01L23/28

CPC classification number: H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/18301 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 이 발명은 반도체 장치의 패키징 밀도의 증가의 필요성에 따라 제품화된 적층형 플라스틱 반도체 패키지의 3차원 입체적인 구조 특성상 중앙부위에 적층되는 패키지들의 열방출 및 열분산 특성을 향상시키기 위하여, 반도체 패키지의 하면에서 리드프레임 패드의 소정 영역이 패키지 몸체로부터 노출되도록 적어도 하나 이상의 그루브들이 형성되고, 상기 그루브를 통하여 노출된 리드프레임 패드의 소정영역에 열전도성접착제로 메탈호일들이 장착되며, 상기 리드프레임의 내부리드의 일부가 패키지 몸체로부터 노출되도록 리세스부가 형성된 반도체 패키지의 열방출 구조를 적용하거나; 상기 리드-온-칩형 적층형 반도체 패키지 몸체의 상면에서 리드프레임이 부분 노출되도록 다수개의 그루브가 수평방향으로 형성되어 상기 그루브를 통해 노출된 리드프레임 상에 열전도성 접착제로 메탈호일들이 집착된 반도체 패키지의 열방출 구조를 적용함으로써, 소자 동작시 발생되느 열을 효과적으로 방출하여 신뢰성을 향상시킬 수 있고 또한 전체적인 실장두께가 감소되는 적층형 반도체 패키지의 열방출 구조에 관한 것이다.

公开(公告)号：KR100161619B1

公开(公告)日：1998-12-01

申请号：KR1019950042101

申请日：1995-11-18

Applicant: 삼성전자주식회사

Inventor： 안민철 ,  최기원

IPC: H01L23/04

CPC classification number: H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/49113 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 본 발명은 적층 패키지에 관한 것으로, 칩의 특정 본딩 패드에 선택적 대응되도록 형성된 복수개의 내부리드와 다른 내부리드들이 실장될 칩의 내측 부분으로 연장·형성된 리드프레임을 적용하여 적층 패키지를 구현함으로써 대형화되는 칩 크기에 대응하는 동시에 칩의 본딩 패드 설계가 용이한 특징을 갖는다.

公开(公告)号：KR1019970077546A

公开(公告)日：1997-12-12

申请号：KR1019960017763

申请日：1996-05-23

Applicant: 삼성전자주식회사

Inventor： 장형찬 ,  안민철

IPC: H01L23/04

Abstract: 본 발명은 칩 스케일 패키지의 제조 방법에 관한 것으로, 칩의 본딩 패드상에 본딩 와이어법을 복수 회 이용하여 성형 수지의 표면에 노출되도록 범프를 형성하고, 칩의 하부면을 고정하는 리드들을 상기 범프와 전기적 연결하여 신뢰성 검사 등을 완료한 후에 제거하여 패키지를 제조하는 칩 스케일 패키지의 제조방법을 제공함으로써, 소위KGD(Known good die)수준의 신뢰성 검사를 완벽하게 진행할 수 있으며, 종래의 반도체 장비를 이용함으로써 패키지의 제조 단가를 절감할 수 있는 특징을 갖는다.

公开(公告)号：KR1019970073941A

公开(公告)日：1997-12-10

申请号：KR1019960016470

申请日：1996-05-16

Applicant: 삼성전자주식회사

Inventor： 김윤수 ,  안민철

IPC: H01L23/04

Abstract: 본 발명은 이방성 전도막을 이용하여 반도체 칩과 회로 기판을 전기적을 접속하는 칩 스케일 패키지에 관한 것으로서, 반도체 칩과 회로 기판 간의 전기적 접속이 접착력이 있는 수지 내부에 다수개의 도전성 미립자가 균일하게 분산되어 있는 이방성 전도막에 의하여 이루어짐으로써, 반도체 칩과 회로 기판 간의 접착 및 전기접속이 동시에 이루어져 제조 공정이 매우 간단해지고, 반도체 칩과 회로 기판 간의 접착 공정시 칩 패드와 회로 패턴과의 정렬 오차 허용도를 증가시킬 수 있으며, 별도의 봉지 공정이 불필요한 칩 스케일 패키지이다.

公开(公告)号：KR1019930003331A

公开(公告)日：1993-02-24

申请号：KR1019910011548

申请日：1991-07-08

Applicant: 삼성전자주식회사

Inventor： 안민철 ,  김영대

IPC: H01L23/02

Abstract: 내용 없음.

公开(公告)号：KR100262733B1

公开(公告)日：2000-08-01

申请号：KR1019960061055

申请日：1996-12-02

Applicant: 삼성전자주식회사

Inventor： 안민철

IPC: H05K3/00

Abstract: PURPOSE: A printed circuit board for a COB package and the COB package produced by using the same is provided to prevent an encapsulation resins from being leaked out through a gap between a mold and an upper surface of the printed circuit board. CONSTITUTION: The printed circuit board for a COB package comprises a substrate body(41) having an upper surface and a lower surface; a chip attach area(42) formed at the upper surface of the substrate body(41); a circuit pattern(43) formed at a position adjacent to the chip attach area(42) on the upper surface of the substrate body(41); an outside connecting contact(45) formed at the lower surface of the substrate body(41); a via hole(46) formed through the substrate body(41) for connecting the circuit pattern(43) with the outside connecting contact(45); an encapsulation dam(51) formed at the upper surface of the substrate body(41) along an edge of the section in which an encapsulation area is created.

Abstract translation: 目的：提供用于COB封装的印刷电路板和使用它的COB封装，以防止封装树脂通过模具和印刷电路板的上表面之间的间隙泄漏出来。 构成：用于COB封装的印刷电路板包括具有上表面和下表面的衬底本体（41）; 形成在所述基板主体（41）的上表面的芯片附着区域（42）; 形成在与所述基板主体（41）的上表面上的所述芯片附着区域（42）相邻的位置的电路​​图案（43）。 形成在所述基板主体（41）的下表面的外部连接接点（45）; 通过所述基板主体（41）形成的用于将所述电路图案（43）与所述外部连接触点（45）连接的通孔（46）; 沿着形成有封装区域的部分的边缘形成在基板主体（41）的上表面处的封装坝（51）。

公开(公告)号：KR100156332B1

公开(公告)日：1998-10-15

申请号：KR1019950039735

申请日：1995-11-04

Applicant: 삼성전자주식회사

Inventor： 안민철

IPC: H01L23/48

CPC classification number: H01L2224/05554 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/4826 ,  H01L2224/48465 ,  H01L2224/73215 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 본 발명은 중앙부에 캐비티 영역을 가지며 실장되는 반도체 칩 본딩패드를 중심으로 대향되는 다수의 내부리드를 갖는 리드 프레임의 상/하면으로 반도체 칩을 앙면 실장하여 더블 본딩에 의해 외부리드와 전기적으로 접속하며 에폭시 수지로 본딩 하여 패키지 몸체를 형성시킴으로써, 접속되지 않는 내부리드를 이용하여 각각의 반도체 칩내의 신호의 전송을 분리 전송함으로써 메모리 용량의 확장이 가능하도록 한 적층형 반도체 패키지에 관한 것이다.