公开(公告)号：KR1020100107973A

公开(公告)日：2010-10-06

申请号：KR1020090026377

申请日：2009-03-27

Applicant: 삼성전자주식회사

Inventor： 박성선 ,  김하수 ,  송현명 ,  안승호 ,  임용필 ,  고상범

IPC: B29C45/16 ,  B29C41/20

CPC classification number: B29C45/0053 ,  B29C2045/0079 ,  Y10T428/24355 ,  Y10T428/24612

Abstract: PURPOSE: A molded article manufacturing method which for providing various visual impressions by forming patterns inside transparent molded article is provided to secure durability by protecting patterns from external environment or impact. CONSTITUTION: A molded article manufacturing method is as follows(10). A semi-transparent or transparent molded article is formed, and patterns are formed inside extrudate. A base coating layer is formed inside the extrudate in which patterns are formed(15). A clear coating layer is formed on the outer side surface of extrudate(19). The base coating layer is made of base coat with predetermined color.

Abstract translation: 目的：提供通过在透明模制品内形成图案来提供各种视觉印象的模制品制造方法，以通过保护图案免受外部环境或冲击的影响来确保耐久性。 构成：成型品的制造方法如下（10）。 形成半透明或透明的模制品，并且在挤出物内部形成图案。 在其中形成图案的挤出物内形成基底涂层（15）。 在挤出物（19）的外侧表面上形成透明涂层。 基底涂层由具有预定颜色的底涂层制成。

公开(公告)号：KR100187723B1

公开(公告)日：1999-06-01

申请号：KR1019960033617

申请日：1996-08-13

Applicant: 삼성전자주식회사

Inventor： 조태제 ,  안승호 ,  송영재 ,  김형호

IPC: H01L23/48

CPC classification number: H01L2224/4826 ,  H01L2224/73215 ,  H01L2224/83101 ,  H01L2224/92147

Abstract: 본 발명은 금속 박판의 상면에 접착층을 형성시키는 접착층 형성 단계, 상기 접착층을 포함하도록 상기 금속 박판의 양면에 포토 레지스트막을 형성시키는 포토 레지스트막 형성 단계, 상기 포토 레지스트막이 형성된 상기 금속 박판에 방사(放射)를 통하여 노광된 부분과 미노광된 부분을 형성시키는 노광 단계, 상기 노광 단계에 의해 노광된 부분과 미노광된 부분을 소정의 현상액으로 현상시켜 상기 포토 레지스트막의 일부분을 제거시키는 현상 단계, 상기 현상 단계에서 상기 포토 레지스트막의 제거된 부분에 의해 노출된 상기 접착층의 노출 부위를 소정의 에칭액으로 제거시키는 접착층 에칭 단계, 상기 에칭 단계에 의해 노출된 상기 금속 박판의 노출된 부분을 제거시키는 금속 박판 에칭 단계, 상기 금속 박판의 포토 레지스트막을 제거시키는 포토 레지스트막 제거 단계를 포함하는 것을 특징으로 하는 리드 온 칩형 반도체 칩 패키지의 리드 프레임 제조 방법을 제공함으로써, 리드 프레임에 반도체 칩을 실장시키는 공정이 간단해지고, 고가의 양면 접착 폴리이미드 테이프를 사용하지 않음으로 제조 원가를 절감시키는 효과를 나타내는 것을 특징으로 한다.

公开(公告)号：KR1019980037349A

公开(公告)日：1998-08-05

申请号：KR1019960056094

申请日：1996-11-21

Applicant: 삼성전자주식회사

Inventor： 이민호 ,  조태제 ,  송영재 ,  안승호

IPC: H01L23/48

Abstract: 본 발명은, 고 열방출용 리드 프레임 및 그를 이용한 반도체 칩 패키지에 관한 것으로, 에지 패드가 형성된 반도체 칩의 상부면에 긴 개구부가 형성된 다이 패드가 부착되며, 그 다이 패드의 양측과 연결·형성된 히트 싱크가 패키지 몸체의 양측면을 통해서 외부로 노출된 구조를 갖고 있으며, 그 개구부에 성형 수지가 충전됨으로써, 반도체 칩, 리드 프레임 및 성형 수지 사이의 결합력이 증가되어 패키지의 내부 신뢰성이 향상되며, 다이 패드가 반도체 칩의 상부면에 부착된 구조를 갖기 때문에 반도체 칩을 중심으로 상·하의 성형 수지의 양의 차이에 따른 패키지의 휨과 같은 문제점을 극복할 수 있는 장점이 있다.
그리고, 반도체 칩에서 발생되는 열은 히트 싱크를 통해서 외부로 방출되는 장점이 있다.

公开(公告)号：KR1019980027862A

公开(公告)日：1998-07-15

申请号：KR1019960046777

申请日：1996-10-18

Applicant: 삼성전자주식회사

Inventor： 송영재 ,  안승호

IPC: H01L23/04

Abstract: 본 발명은 리드 온 칩(lead on chip;LOC)용 리드 프레임 및 그를 이용한 반도체 칩 패키지에 관한 것으로, 일면에 복수 개의 본딩 패드들을 갖는 칩과; 그 칩의 일면 상에 접착되어 있으며, 그 본딩 패드들에 각기 대응되어 전기적으로 연결되어 있으며, 소정의 간격을 두고 배열되어 있으며, 복수 개의 열을 이루고 있으며, 어느 하나의 열의 끝단과 그에 대응되는 열의 끝단이 서로 대향되게 형성된 내부 리드들과; 상기 내부 리드 열의 마주보는 양측에 형성된 타이 바들; 상기 칩 및 내부 리드들을 포함하는 전기적 연결 부분과 상기 타이 바들이 봉지된 패키지 몸체; 및 상기 내부 리드들과 각기 일체로 형성되어 있으며, 상기 패키지 몸체의 외부로 돌출된 외부 리드들을 포함하는 반도체 칩 패키지에 있어서, 상기 내부 리드들 중에서 최외각 내부 리드들에 각기 이웃하는 더미 접착부가 형성되어 있으며, 상기 내부 리드들 및 더미 접착부들의 내측 말단부의 상면에 액체 상태의 접착제가 열 방향으로 연속적으로 도포되어 경화된 접착층이 형성되어 있으며, 상기 접착층에 반도체 칩이 접착될 때 상기 더미 접착부들이 상기 반도체 칩의 상부면에 대해서 이격되어 접착되는 것을 특징으로 하는 더미 접착부를 갖는 리드 온 칩용 리드 프레임을 이용한 반도체 칩 패키지를 제공함으로써, 액체 상태의 접착제를 이용하여 접착 계면의 수를 감소시키는 동시에 접착제의 도포가 시작되고 종료되는 상기 더미 접착부가 상기 반도체 칩의 상부면에서 이격되어 접착됨으로 반도체 칩 실장의 신뢰성을 향상시킬 수 있는 장점이 있다

公开(公告)号：KR100142841B1

公开(公告)日：1998-07-15

申请号：KR1019940019575

申请日：1994-08-09

Applicant: 삼성전자주식회사

Inventor： 안민철 ,  안승호 ,  최기원

IPC: H01L23/52

CPC classification number: H01L2224/48091 ,  H01L2224/48247 ,  H01L2924/00014

Abstract: 본 발명은 적층형 반도체 패키지 및 그 제조방법에 관한 것으로서, 본 발명에 따른 적층형 반도체 패키지는 반도체 칩, 리드 프레임, 봉지수지와 반도체 패키지 몸체 상면 단부에 각 변의 첫 외부리드 및 끝 외부리드까지의 영역에 걸쳐 외부리드들의 상면이 평행하게 노출되도록 하나로 형성되어 있는 리세스부를 구비한다. 또한 본 발명은 적층형 반도체 패키지가 2이상 적층된 적층 반도체 패키지와 그 제조방법에 관한 것이다. 본 발명의 적층형 반도체 패키지는 각각의 외부리드를 또다른 반도체 패키지의 외부리드 상면에 얼라인하는 경우, 각각의 외부리드가 얼라인되도록 조절할 필요 없이 가장자리 외부리드만 리세스부 끝면을 기준으로 일괄적으로 얼라인되도록 할 수 있으므로 작업시간이 줄어들고 외부리드 얼라인 불량에 의한 생산수율 감소를 막을 수 있다. 또한 특별한 추가 공정 없이 기존의 패키지 제조 공정을 그대로 채용함으로써 원가 절감의 효과가 있다.

公开(公告)号：KR1019980023898A

公开(公告)日：1998-07-06

申请号：KR1019960052966

申请日：1996-11-08

Applicant: 삼성전자주식회사

Inventor： 송영재 ,  이민호 ,  안승호

IPC: H01L23/28

Abstract: 소정의 간격을 두고 배열되어 있으며 복수 개의 열을 이루고 있는 리드들을 갖고 있으며, 어느 하나의 열에 위치한 상기 리드들의 끝단과 그에 대향하는 열에 위치한 상기 리드들의 끝단이 소정의 거리로 이격되어 있는 상기 리드상에 반도체 칩이 직접 실장되는 반도체 칩 패키지용 리드 프레임에 있어서, 상기 리드들의 내측 말단부의 상면과 상기 리드들간의 공간에 접착제가 열방향으로 연속적으로 도포되어 경화된 접착층을 갖는 것을 특징으로 하는 접착층이 형성된 리드 프레임을 제공함으로써,접착 계면의 수를 감소시켜 패키지의 신뢰성을 향상시킬 수 있는, 그리고 양면 접착성을 갖는 폴리이미드를 사용하지 않음으로써 제조 원가를 절감시킬 수 있는 효과가 있다.

公开(公告)号：KR1019970077552A

公开(公告)日：1997-12-12

申请号：KR1019960016570

申请日：1996-05-17

Applicant: 삼성전자주식회사

Inventor： 송영재 ,  김형호 ,  조태제 ,  안승호

IPC: H01L23/28

Abstract: 본 발명은 반도체 칩 패키지에 관한 것으로, 더욱 상세하게는 LOC 타입의 반도체 칩 패키지의 구조에서 반도체 칩의 상부면과 인너 리드의 하부면 사이에 전도성이 우수한 동일한 직경을 갖는 구형의 충전재(filler)가 첨가된 접착층을 형성함으로써, 반도체 칩과 내부 리드와의 불완전 접착을 해결함과 동시에 반도체 칩 패키지 내부의 열 발산을 향상시킬 수 있는 LOC 타입의 반도체 칩 패키지와 그 제조 방법에 관한 것이다.

公开(公告)号：KR1019970030716A

公开(公告)日：1997-06-26

申请号：KR1019950044249

申请日：1995-11-28

Applicant: 삼성전자주식회사

Inventor： 정도수 ,  안민철 ,  안승호 ,  정현조 ,  최기원

IPC: H01L23/28

Abstract: 본 발명은 비용의 증가나 복잡한 공정의 추가 없이 간단하게 반도체 소자들간의 수직 접속이 이루어지는 복수의 반도체 소자가 z축 방향으로 적층되어 있는 3차원 적층형 패키지를 제공하기 위한 것으로서, 상기 반도체 소자 각각은 1) 반도체 칩과, 2) 상기 반도체 칩을 봉지하는 패키지 몸체와, 3) 상기 반도체 칩과 전기적으로 연결되며 상기 패키지 몸체 내부에 포함되는 내부 리드와 상기 내부 리드와 일체형으로 형성되어 있는 외부 리드 및 상기 내부 리드와 외부 리드 사이에 위치하며 상기 내부, 외부 리드와 일체형으로 형성되어 있고 상기 패키지 몸체 외부로 일부 노출되는 결합 리드를 갖는 리드 프레임 및 4) 상기 결합 리드에 부착되며 상기 결합 리드가 노출되는 방향과 반대 방향으로 패키지 몸체 외부로 노출되는 전기 전도성 접속 수단을 구 하여서, 위쪽에 있는 반도체 소자와 아래쪽에 있는 반도체 소자 간의 전기적인 연결이 상기 패키지 몸체 외부로 노출된 결합 리드와 상기 전도성 접속 수단에 의해 이루어지며, 상기 외부 리드는 상기 복수의 반도체 소자 중 맨 아래에 위치하는 반도체 소자의 외부 리드만 패키지 몸체 외부로 돌출되어 절곡 형성된 것을 특징으로 하는 3차원 적층형 패키지가 개시되어 있다.

公开(公告)号：KR1019970000214B1

公开(公告)日：1997-01-06

申请号：KR1019930024581

申请日：1993-11-18

Applicant: 삼성전자주식회사

Inventor： 권영신 ,  안승호

IPC: H01L23/13

CPC classification number: H01L23/02 ,  H01L23/3128 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L25/105 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/07802 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45015 ,  H01L2924/207

Abstract: forming a through hole on the center of both ends of a bottom surface and a top surface of a main substrate(21); forming a metal-plating layer by plating Cu, Ni and Au around the through hole; patterning a land pattern, an electrode connecting a terminal(23) and a ball grid array(25) on the main surface of the metal-plating layer; forming a package body(20) after installing a semiconductor chip on the center of the main substrate after an wire-bonding of the chip with the electrode connecting terminal(23); and installing a solder ball(26) on the ball grid array(25).

Abstract translation: 在主底板（21）的底面和顶面的两端的中心形成通孔; 通过在通孔周围镀覆Cu，Ni和Au来形成金属镀层; 图案化焊盘图案，在金属镀层的主表面上连接端子（23）和球栅阵列（25）的电极; 在将所述芯片与所述电极连接端子（23）引线接合之后，在将所述半导体芯片安装在所述主基板的中心之后，形成封装体（20）。 以及将焊球（26）安装在球栅阵列（25）上。

公开(公告)号：KR100094212B1

公开(公告)日：1996-01-16

申请号：KR1019920011705

申请日：1992-07-01

Applicant: 삼성전자주식회사

Inventor： 안승호 ,  김구성

IPC: H01L21/60