公开(公告)号：KR100714264B1

公开(公告)日：2007-05-02

申请号：KR1020000069446

申请日：2000-11-22

Applicant: 삼성전자주식회사

Inventor： 왕선종 ,  유재철

IPC: H01L21/027

Abstract: 본 발명은 트랜지스터의 특성과 밀접한 관련이 있는 게이트 폴리를 형성할 때, 트랜지스터의 전류 특성 및 전압 특성을 저하시키는 원인인 ADI 크리티컬 디멘젼(After Developing Inspection CD) 및 ACI 크리티컬 디멘젼(After Cleaning Inspection CD)를 보상하여 수율 저하, 전류 특성 및 전압 특성을 보상받도록 게이트 폴리의 주변에 형성되는 게이트 폴리용 더미 패턴 형성 방법에 관한 것으로, 본 발명에 의하면, 게이트 폴리의 주위에 2 종류의 게이트 폴리 더미 패턴을 조밀하게 형성함으로써 ACI 크리티컬 디멘젼과 ADI 크리티컬 디멘젼이 최소화된 게이트 폴리를 형성할 수 있다.
ACI CD, ADI CD, 게이트 폴리

公开(公告)号：KR100421043B1

公开(公告)日：2004-03-04

申请号：KR1020010035764

申请日：2001-06-22

Applicant: 삼성전자주식회사

Inventor： 유재철 ,  박광면 ,  정무진 ,  전병구 ,  김영필 ,  왕선종

IPC: H01L21/60

CPC classification number: H01L24/05 ,  H01L24/03 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05096 ,  H01L2224/05554 ,  H01L2224/48 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48463 ,  H01L2924/01004 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2224/05556 ,  H01L2924/00012

Abstract: 본 발명은 소정 거리 이격된 제1 도전막 및 제2 도전막, 상기 소정 거리 이격된 제1 도전막 및 제2 도전막 사이에 존재하며 상기 소정 거리 이격된 제1 도전막 및 제2 도전막에 전기적으로 연결된 연속적인 제3 도전막, 및 상기 연속적인 제3 도전막내에 존재하며 상기 연속적인 제3 도전막을 관통하면서 연장되어 그 측벽이 상기 연속적인 제3 도전막으로 둘러싸인 비정렬되고 소정 거리 이격된 섬형 절연체들의 배열을 포함하는 집적 회로를 위한 본딩 패드에 관하여 개시한다. 상기 배열은 비정렬되고 소정 거리 이격된 섬형 절연체들의 가로 배열을 포함할 수 있다. 상기 배열은 비정렬되고 소정 거리 이격된 섬형 절연체들의 가로 배열 및 비정렬되고 소정 거리 이격된 섬형 절연체들의 세로 배열을 포함할 수 있다. 상기 비정렬되고 소정 거리 이격된 섬형 절연체들의 배열은 또한 제1 방향의 제1 모서리를 갖는 제1 섬형 절연체, 및 상기 제1 방향의 상기 제1 섬형 절연체에 인접하고 제1 모서리와 비정렬된 제1 방향의 제2 모서리를 갖는 제2 섬형 절연체를 포함할 수 있다.

Abstract translation: 目的：提供一种集成电路焊盘，用于通过将接触表面固定在规定的尺寸上来向接合焊盘提供足够的电流，并且通过形成岛型绝缘结构，防止由于物理应力引起的绝缘体的裂纹。 构成：集成电路焊盘包括形成在第一绝缘层（2710）上的第一绝缘层（2710），下互连（2740），具有形成在下互连（2740）上的通孔的第二绝缘图案（2745） ，填充到通孔中的导电插塞（2750），形成在第二绝缘图案（2745）和导电插塞（2750）上的第二互连（2760），形成在第二互连（2760）上的金属保险杠层（2900） ，内置岛式绝缘体（2905）和上焊盘（2705），由此抑制由于物理应力引起的裂纹。

公开(公告)号：KR1020020051816A

公开(公告)日：2002-06-29

申请号：KR1020010035764

申请日：2001-06-22

Applicant: 삼성전자주식회사

Inventor： 유재철 ,  박광면 ,  정무진 ,  전병구 ,  김영필 ,  왕선종

IPC: H01L21/60

CPC classification number: H01L24/05 ,  H01L24/03 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05096 ,  H01L2224/05554 ,  H01L2224/48 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48463 ,  H01L2924/01004 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2224/05556 ,  H01L2924/00012

Abstract: PURPOSE: An integrated circuit bonding pad is provided to supply an enough current into the bonding pad by securing a contact surface over a defined size and to prevent a crack in an insulating body due to a physical stress by forming an island-type insulating structure. CONSTITUTION: An integrated circuit bonding pad comprises a first insulating layer(2710), a lower interconnection(2740) formed on the first insulating layer(2710), a second insulating pattern(2745) having via holes formed on the lower interconnection(2740), conductive plugs(2750) filled into the via holes, a second interconnection(2760) formed on the second insulating pattern(2745) and the conductive plugs(2750), a metal bumper layer(2900) formed on the second interconnection(2760), built-in island-type insulating bodies(2905), and an upper bonding pad(2705), thereby restraining a crack due to a physical stress.

Abstract translation: 目的：提供一种集成电路焊盘，用于通过将接触表面固定在规定的尺寸上来向接合焊盘提供足够的电流，并且通过形成岛型绝缘结构，防止由于物理应力引起的绝缘体的裂纹。 构成：集成电路焊盘包括形成在第一绝缘层（2710）上的第一绝缘层（2710），下互连（2740），具有形成在下互连（2740）上的通孔的第二绝缘图案（2745） ，填充到通孔中的导电插塞（2750），形成在第二绝缘图案（2745）和导电插塞（2750）上的第二互连（2760），形成在第二互连（2760）上的金属保险杠层（2900） ，内置岛式绝缘体（2905）和上焊盘（2705），由此抑制由于物理应力引起的裂纹。

公开(公告)号：KR1020020039714A

公开(公告)日：2002-05-30

申请号：KR1020000069446

申请日：2000-11-22

Applicant: 삼성전자주식회사

Inventor： 왕선종 ,  유재철

IPC: H01L21/027

Abstract: PURPOSE: A method for forming a dummy pattern for gate poly is provided to improve a current characteristic and a voltage characteristic by compensating ADI(After Developing Inspection) critical dimension and ACI(After Cleaning Inspection) critical dimension. CONSTITUTION: A gate poly dummy pattern(130) is formed around an active pattern(120). The gate poly dummy pattern(130) is formed with the first gate poly dummy pattern(132) and the second gate poly dummy pattern(135). The first gate poly dummy pattern(132) is formed by adding a gate poly to an active region. An interval between the first gate poly dummy pattern(132) and the first gate poly dummy pattern(132) is 0.4 to 0.5 micro meter. Each of the first gate poly dummy pattern(132) has 1x1 micro meter. The interval between the first gate poly dummy pattern(132) and the second gate poly dummy pattern(135) is more than 0.5 micro meter. Each of the second gate poly dummy pattern(135) has 4x4 micro meter or 3x3 micro meter.

Abstract translation: 目的：提供一种用于形成门多晶的虚拟图案的方法，通过补偿ADI（显影后检验）临界尺寸和ACI（清洁检查）临界尺寸后，提高电流特性和电压特性。 构成：围绕活动图案（120）形成栅极多模拟图案（130）。 栅极多模拟图案（130）由第一栅极多模拟图案（132）和第二栅极多模拟图案（135）形成。 通过将栅极聚合物添加到有源区域来形成第一栅极多模式图案（132）。 第一栅极多模拟图案（132）和第一栅极多模拟图案（132）之间的间隔为0.4〜0.5微米。 第一栅极多模拟图案（132）中的每一个具有1x1微米。 第一栅极多模拟图案（132）和第二栅极多模拟图案（135）之间的间隔大于0.5微米。 第二栅极多模拟图案（135）中的每一个具有4×4微米或3×3微米。