-
公开(公告)号:KR100421043B1
公开(公告)日:2004-03-04
申请号:KR1020010035764
申请日:2001-06-22
Applicant: 삼성전자주식회사
IPC: H01L21/60
CPC classification number: H01L24/05 , H01L24/03 , H01L2224/02166 , H01L2224/04042 , H01L2224/05093 , H01L2224/05095 , H01L2224/05096 , H01L2224/05554 , H01L2224/48 , H01L2224/48091 , H01L2224/48227 , H01L2224/48463 , H01L2924/01004 , H01L2924/01013 , H01L2924/01022 , H01L2924/01023 , H01L2924/01029 , H01L2924/01033 , H01L2924/0105 , H01L2924/01074 , H01L2924/01082 , H01L2924/014 , H01L2924/14 , H01L2924/00014 , H01L2224/05556 , H01L2924/00012
Abstract: 본 발명은 소정 거리 이격된 제1 도전막 및 제2 도전막, 상기 소정 거리 이격된 제1 도전막 및 제2 도전막 사이에 존재하며 상기 소정 거리 이격된 제1 도전막 및 제2 도전막에 전기적으로 연결된 연속적인 제3 도전막, 및 상기 연속적인 제3 도전막내에 존재하며 상기 연속적인 제3 도전막을 관통하면서 연장되어 그 측벽이 상기 연속적인 제3 도전막으로 둘러싸인 비정렬되고 소정 거리 이격된 섬형 절연체들의 배열을 포함하는 집적 회로를 위한 본딩 패드에 관하여 개시한다. 상기 배열은 비정렬되고 소정 거리 이격된 섬형 절연체들의 가로 배열을 포함할 수 있다. 상기 배열은 비정렬되고 소정 거리 이격된 섬형 절연체들의 가로 배열 및 비정렬되고 소정 거리 이격된 섬형 절연체들의 세로 배열을 포함할 수 있다. 상기 비정렬되고 소정 거리 이격된 섬형 절연체들의 배열은 또한 제1 방향의 제1 모서리를 갖는 제1 섬형 절연체, 및 상기 제1 방향의 상기 제1 섬형 절연체에 인접하고 제1 모서리와 비정렬된 제1 방향의 제2 모서리를 갖는 제2 섬형 절연체를 포함할 수 있다.
Abstract translation: 目的:提供一种集成电路焊盘,用于通过将接触表面固定在规定的尺寸上来向接合焊盘提供足够的电流,并且通过形成岛型绝缘结构,防止由于物理应力引起的绝缘体的裂纹。 构成:集成电路焊盘包括形成在第一绝缘层(2710)上的第一绝缘层(2710),下互连(2740),具有形成在下互连(2740)上的通孔的第二绝缘图案(2745) ,填充到通孔中的导电插塞(2750),形成在第二绝缘图案(2745)和导电插塞(2750)上的第二互连(2760),形成在第二互连(2760)上的金属保险杠层(2900) ,内置岛式绝缘体(2905)和上焊盘(2705),由此抑制由于物理应力引起的裂纹。
-
公开(公告)号:KR1020040011685A
公开(公告)日:2004-02-11
申请号:KR1020020044728
申请日:2002-07-29
Applicant: 삼성전자주식회사
Inventor: 전병구
IPC: H01L21/28
Abstract: PURPOSE: A method for forming a gate electrode of a semiconductor device is provided to protect an upper surface of the gate electrode and reduce the length of a channel of a transistor by forming the gate electrode having a notched bottom part. CONSTITUTION: A conductive layer is formed on an upper surface of a semiconductor substrate(100). The first region is defined by etching selectively a part of the conductive layer. The first pattern is formed on the other part of the conductive layer. An etch stop layer is formed on an upper surface and a sidewall of the first pattern. The conductive layer pattern is formed by performing an isotropic etch process using the etch stop layer to expose the upper surface of the semiconductor substrate(100) corresponding to the first region.
Abstract translation: 目的:提供一种用于形成半导体器件的栅电极的方法,以通过形成具有凹口底部的栅电极来保护栅电极的上表面并减小晶体管的沟道的长度。 构成:在半导体衬底(100)的上表面上形成导电层。 通过选择性地蚀刻导电层的一部分来限定第一区域。 第一图案形成在导电层的另一部分上。 在第一图案的上表面和侧壁上形成蚀刻停止层。 通过使用蚀刻停止层进行各向同性蚀刻工艺以暴露对应于第一区域的半导体衬底(100)的上表面来形成导电层图案。
-
公开(公告)号:KR1020010019965A
公开(公告)日:2001-03-15
申请号:KR1019990036643
申请日:1999-08-31
Applicant: 삼성전자주식회사
IPC: H01L21/00
Abstract: PURPOSE: An apparatus for controlling radio frequency(RF) of a process chamber is provided to precisely control the RF applied to the process chamber regardless of RF used in a matching network, by precisely detecting the RF applied to the process chamber. CONSTITUTION: A radio frequency(RF) control apparatus compares RF supplied to a process chamber(4) with a predetermined value, and controls an impedance matching state of a matching network(9). An RF sensor(8) detects the RF supplied to the process chamber and supplies the RF to a control unit, installed in a rear end of the matching network. A control unit(6) compares the RF of the process chamber detected by the RF sensor with an established value, and controls an impedance matching state of the matching network.
Abstract translation: 目的:提供一种用于控制处理室的射频(RF)的装置,通过精确检测施加到处理室的RF,精确地控制施加到处理室的RF,而不管匹配网络中使用的RF。 构成:射频(RF)控制装置将提供给处理室(4)的RF与预定值进行比较,并控制匹配网络(9)的阻抗匹配状态。 RF传感器(8)检测提供给处理室的RF,并将RF提供给安装在匹配网络后端的控制单元。 控制单元(6)将由RF传感器检测到的处理室的RF与建立的值进行比较,并且控制匹配网络的阻抗匹配状态。
-
公开(公告)号:KR1020000019711A
公开(公告)日:2000-04-15
申请号:KR1019980037950
申请日:1998-09-15
Applicant: 삼성전자주식회사
IPC: H01L21/205
Abstract: PURPOSE: A gas tube of a semiconductor fabrication apparatus is provided to prevent a residual product from being attached at an inner wall of the gas tube. CONSTITUTION: A gas tube of a semiconductor fabrication apparatus comprises a gas tube body(11), a first insulation layer(12), a heater layer(13), and a second insulation layer(14). The gas tube body(11) has an inner space(15). The first insulation layer(12) is formed with an insulation material so as to surround a circumference plane of the gas tube body(11). The heater layer(13) is formed so as to surround a circumference plane of the first insulation layer(12) to conduct a heat operation by a supplied electricity. The second insulation layer(14) is formed with an insulation material so as to surround a circumference plane of the heater layer(13).
Abstract translation: 目的:提供半导体制造装置的气体管,以防止残留产物附着在气体管的内壁。 构成:半导体制造装置的气体管包括气体管体(11),第一绝缘层(12),加热器层(13)和第二绝缘层(14)。 气体管体(11)具有内部空间(15)。 第一绝缘层(12)以包围气体管体(11)的圆周平面的绝缘材料形成。 加热器层(13)形成为围绕第一绝缘层(12)的圆周平面,以通过供电进行热操作。 第二绝缘层(14)由绝缘材料形成以包围加热器层(13)的圆周平面。
-
公开(公告)号:KR1020050055130A
公开(公告)日:2005-06-13
申请号:KR1020030088066
申请日:2003-12-05
Applicant: 삼성전자주식회사
IPC: H01L21/027
Abstract: 본 발명은 반도체 소자의 실리콘층 패터닝 방법을 제공한다. 실리콘층 상에 감광막 패턴을 형성하고, 감광막 패턴을 마스크로 사용하여 실리콘층을 식각하여 실리콘 패턴을 형성한 후에, 감광막 패턴을 제거한다. 이어서, 암모니아 및 과산화수소를 포함하는 용액을 사용하는 후처리 공정을 수행한다. 이에 따라, 실리콘 패턴의 폭을 요구하는 타겟에 충족시킬 수 있다.
-
公开(公告)号:KR100437010B1
公开(公告)日:2004-07-16
申请号:KR1019970047145
申请日:1997-09-12
Applicant: 삼성전자주식회사
IPC: H01L21/76
Abstract: PURPOSE: A trench etching method and a method of forming a trench isolation region using the same are provided to obtain an uniform sidewall silicon oxide layer by forming roundly an upper corner of a trench using an LPSTO(Low Poly Sel To Oxide) process. CONSTITUTION: A silicon oxide layer(32), a silicon nitride layer(34), and a photoresist pattern are sequentially formed on a silicon substrate(30). A trench(33) is formed by etching selectively the resultant structure using the photoresist pattern as an etching mask. The photoresist pattern is removed therefrom. An upper corner of the trench is roundly formed by using an LPSTO process.
-
公开(公告)号:KR1020020087625A
公开(公告)日:2002-11-23
申请号:KR1020010026462
申请日:2001-05-15
Applicant: 삼성전자주식회사
Inventor: 전병구
IPC: H01L21/68
Abstract: PURPOSE: A wafer transfer robot arm with leveling detection sensor is provided to perceive the level of the robot arm without disassembling of the arm. CONSTITUTION: A robot arm transports a wafer on a robot blade. The leveling state of the arm is perceived with a leveling detection sensor. A photo detection sensor is composed of a vessel(22) storing electrolyte(21), an electrode(23) standing at the center of vessel, electrodes(24) placed around the four sides of the central electrode and power unit used for applying bias voltage into electrodes. The state of level is judged from the voltage difference of the central electrode and others and is displayed by LEDs.
Abstract translation: 目的:提供带有平整检测传感器的晶片传送机器人手臂,以便在不拆卸手臂的情况下感知机器人手臂的水平。 构成:机器人臂将机器人刀片上的晶片传送出去。 用平整检测传感器感知臂的调平状态。 光检测传感器由容纳电解质(21)的容器(22),驻留在容器中心的电极(23),设置在中心电极四侧的电极(24)和用于施加偏压的功率单元 电压进入电极。 根据中心电极等的电压差判断电平状态,由LED显示。
-
公开(公告)号:KR1020000015552A
公开(公告)日:2000-03-15
申请号:KR1019980035569
申请日:1998-08-31
Applicant: 삼성전자주식회사
IPC: H01L21/304
Abstract: PURPOSE: A chamber cleaning method is provided to perfectly clean residues in a process chamber after finishing a semiconductor fabricating process in the process chamber. CONSTITUTION: A chamber cleaning method comprising the steps of: cleaning residues remaining in a chamber(70) by supplying ionized nitrogen gases into the chamber; and exhausting the residues cleaned by the ionized nitrogen gases out of the chamber, wherein the ionized nitrogen gases clean the residues by neutralizing the residues having static electricity by plasma, thereby perfectly cleaning the residues in a chamber after finishing a semiconductor fabricating process.
Abstract translation: 目的:在处理室中完成半导体制造过程之后,提供腔室清洁方法以完美地清洁处理室中的残留物。 构成:室清洁方法,包括以下步骤:通过将离子化的氮气供应到室中来清洁残留在室(70)中的残留物; 并将由电离氮气清除的残余物排出室外,其中电离氮气通过用等离子体中和具有静电的残留物来清洁残留物,从而在完成半导体制造过程之后完全清洁室中的残留物。
-
公开(公告)号:KR1020060088634A
公开(公告)日:2006-08-07
申请号:KR1020050009544
申请日:2005-02-02
Applicant: 삼성전자주식회사
IPC: H01L21/28 , H01L21/8242
CPC classification number: H01L27/10894 , H01L21/76816 , H01L27/10855
Abstract: 콘택홀 형성 방법 및 이를 이용하는 디램 소자의 형성 방법을 제공한다. 이 방법은 반도체 기판 상의 층간절연막을 패터닝하여 제 1 콘택홀 및 제 2 콘택홀을 형성하되. 상기 제 1 콘택홀은 상기 제 2 콘택홀보다 얕으며 좁은 폭을 갖도록 형성되는 것을 특징으로 한다. 이로써 얕은 깊이의 콘택홀 하부에 노출되는 하부 구조가 받는 손상을 최소화할 수 있다.
콘택홀-
公开(公告)号:KR100308194B1
公开(公告)日:2001-11-01
申请号:KR1019990036643
申请日:1999-08-31
Applicant: 삼성전자주식회사
IPC: H01L21/00
Abstract: 본발명은공정챔버에인가되는 RF를정합네트워크의후단으로부터검출하여정합네트워크의임피이던스정합, 즉공정챔버에인가되는 RF를조절할수 있도록하는공정챔버의 RF 제어장치에관한것이다. 본발명에따른공정챔버의 RF 제어장치는, 공정챔버에공급되는 RF를입력받아설정값과대비한후 정합네트워크의임피이던스정합상태를조절하도록된 공정챔버의 RF 제어장치에있어서, 상기정합네트워크의후단에설치되어상기공정챔버에공급되는 RF를감지하여제어부에제공하는 RF센서및 상기 RF센서에의해감지되는공정챔버의 RF를설정값과대비하여정합네트워크의임피이던스정합상태를조절하는제어부를구비한것이다. 본발명에의하면, 공정챔버에인가되는 RF를정확하게감지할수 있어정합네트워크에서소요되는 RF에관계없이공정챔버에인가되는 RF를정확하게제어할수 있는것이다.
-
-
-
-
-
-
-
-
-