公开(公告)号：KR100615609B1

公开(公告)日：2006-08-25

申请号：KR1020050063916

申请日：2005-07-14

Applicant: 삼성전자주식회사

Inventor： 우효석

IPC: H01L21/027

公开(公告)号：KR1020070044687A

公开(公告)日：2007-04-30

申请号：KR1020050100890

申请日：2005-10-25

Applicant: 삼성전자주식회사

Inventor： 우효석

IPC: H01L21/027

Abstract: 팰리클(Pellicle)에 대한 정보를 자동으로 입력하여 에러를 줄일 수 있는 레티클(Reticle) 제작을 위한 작업 사양서 및 그 작성방법에 관해 개시한다. 이를 위해 본 발명은, 레티클의 고유 번호가 들어가는 제1 필드와, 상기 레티클의 개수가 들어가는 제2 필드와, 상기 레티클에 사용되는 팰리클의 정보가 자동으로 입력되는 제3 필드와, 상기 레티클에 사용될 고유 바코드(Bar code) 번호가 들어가는 제4 필드와, 상기 레티클에 상기 고유 바코드를 넣어주는 이-빔(E-beam) 파일명이 들어가는 제5 필드를 포함하는 것을 특징으로 하는 레티클 작업 사양서 및 그 작성방법을 제공한다.
마스크 제작, 사양서, 팰리클, 자동입력.

公开(公告)号：KR1020070029900A

公开(公告)日：2007-03-15

申请号：KR1020050084520

申请日：2005-09-12

Applicant: 삼성전자주식회사

Inventor： 우효석

IPC: H01L21/00

CPC classification number: H01L23/544 ,  H01L21/67294

Abstract: A bar code generating method in semiconductor manufacturing equipment is provided to prevent the generation of accidents due to the mistake of a worker and to reduce remarkably the loss of working by using a comparing process between reference information and design request information. Reference information and bar code information are inputted into bar code tooling. The reference information is compared with design request information(S10). When the reference information equals the design request information, the bar code information is transmitted to electronic beam equipment(S12). A bar code is formed on a reticle in the electronic beam equipment.

Abstract translation: 提供半导体制造设备中的条形码生成方法，以防止由于工作人员的错误而导致的事故的产生，并且通过使用参考信息和设计请求信息之间的比较处理来显着减少工作的损失。 参考信息和条形码信息被输入到条形码工具中。 将参考信息与设计请求信息进行比较（S10）。 当参考信息等于设计请求信息时，将条形码信息发送到电子束设备（S12）。 在电子束设备中的掩模版上形成条形码。

公开(公告)号：KR1020060117725A

公开(公告)日：2006-11-17

申请号：KR1020050040222

申请日：2005-05-13

Applicant: 삼성전자주식회사

Inventor： 우효석

IPC: H01L21/027

CPC classification number: G03F1/38

Abstract: A method for systematically laying out a KLA key on a reticle is provided to quickly arrange plural KLA keys on the reticle by automatically arranging the KLA keys based on embedded software, which receives parameters from a user. Plural KLA(Key Line Alignment) keys are automatically arranged on a reticle. Plural shot separating marks are allocated on the reticle. Parameters, which include a chip size, a scribe line size, the number of dies, and a distance between the shot separation marks and the KLA keys, are inputted to a process equipment by a user(311). The process equipment combines the parameters and determines the positions for the KLA keys on the reticle(321). Plural KLA keys are arranged to be apart from the shot separation marks by the process equipment(331).

Abstract translation: 提供了一种在掩模版上系统地布置KLA键的方法，用于通过基于从用户接收参数的嵌入式软件自动布置KLA键来快速地在掩模版上布置多个KLA键。 多个KLA（键盘对准）键自动布置在光罩上。 多个分离标记分配在标线上。 包括芯片尺寸，划线尺寸，裸片数量以及镜头分离标记与KLA键之间的距离的参数由用户输入到处理设备（311）。 过程设备组合参数并确定标线上的KLA键的位置（321）。 多个KLA键被布置成通过处理设备（331）与喷丸分离标记分开。

公开(公告)号：KR1020170042450A

公开(公告)日：2017-04-19

申请号：KR1020150161616

申请日：2015-11-18

Applicant: 삼성전자주식회사

Inventor： 우효석 ,  김인모 ,  이보라 ,  김선영 ,  조후성

IPC: H01L21/66 ,  H01L21/56 ,  H01L27/06 ,  G01R1/073

Abstract: 본발명의실시형태에따른반도체장치는, 기판, 상기기판상에형성되는복수의반도체소자, 상기복수의반도체소자중 적어도하나와전기적으로연결되는복수의메탈라인, 및상기복수의메탈라인상에배치되며, 상기복수의메탈라인중 일부를노출시켜복수의패드를제공하는오픈영역을갖는보호층을포함하며, 상기복수의패드중 제1 패드는, 상기복수의메탈라인중 적어도하나로부터연장되는제1 영역과, 상기제1 영역의주변에배치되며상기제1 영역과분리되는제2 영역을갖는다.

Abstract translation: 根据本发明实施例的半导体器件包括衬底，形成在衬底上的多个半导体元件，与多个半导体元件中的至少一个电连接的多个金属线， 以及具有开放区域的保护层，所述开放区域设置为暴露所述多条金属线的一部分以提供多个焊盘，其中所述多个焊盘中的第一焊盘从所述多条金属线中的至少一条延伸 以及围绕第一区域设置并与第一区域分开的第二区域。

公开(公告)号：KR1020170042206A

公开(公告)日：2017-04-18

申请号：KR1020150167248

申请日：2015-11-27

Applicant: 삼성전자주식회사

Inventor： 이보라 ,  정재호 ,  백남규 ,  우효석 ,  윤현숙 ,  이광용

IPC: G01R31/26 ,  G01R31/317 ,  G01R31/28

Abstract: 반도체칩은, 기판상에상기기판표면과인접하게형성되고, 반도체칩 영역내의가장자리를따라배치되는게이트패턴을포함한다. 상기게이트패턴과이격되면서상기게이트패턴상에구비되고, 상기반도체칩 영역내의가장자리를따라배치되는제1 도전패턴을포함하는제1 배선구조물을포함한다. 상기게이트패턴및 제1 배선구조물을연결시키는제1 콘택플러그를포함한다. 상기게이트패턴과전기적으로연결되는제1 검출회로부를포함한다. 또한, 상기제1 배선구조물과전기적으로연결되는제2 검출회로부를포함한다. 따라서, 상기기판표면과인접한부위에서발생된결함을검사할수 있다.

Abstract translation: 半导体芯片包括在衬底上与衬底表面相邻地形成并且沿半导体芯片区域中的边缘设置的栅极图案。 以及第一布线结构，包括设置在栅极图案上并与栅极图案间隔开并且沿着半导体芯片区域中的边缘设置的第一导电图案。 以及连接栅极图案和第一布线结构的第一接触插塞。 以及电连接到栅极图案的第一检测电路部分。 以及电连接到第一布线结构的第二检测电路部分。 因此，可以检查在与衬底表面相邻的部分处发生的缺陷。

公开(公告)号：KR102240021B1

公开(公告)日：2021-04-14

申请号：KR1020170027699

申请日：2017-03-03

Applicant: 삼성전자주식회사

Inventor： 우효석 ,  윤장근 ,  임준성 ,  황성민

IPC: H01L27/06 ,  H01L27/07 ,  H01L49/02

Abstract: 저항을갖는반도체소자를제공한다. 이반도체소자는반도체기판상의저항구조체를포함한다. 상기저항구조체는패드부분들및 상기패드부분들을연결하는저항바디를포함한다. 각각의상기패드부분들은상기저항바디보다큰 폭을갖는다. 각각의상기패드부분들은패드패턴및 상기패드패턴의측면및 바닥면을둘러싸는라이너패턴을포함한다. 상기저항바디는상기라이너패턴으로부터연장되어형성된다. 상기패드패턴은상기저항바디및 상기라이너패턴과다른물질을포함한다.

公开(公告)号：KR1020060133220A

公开(公告)日：2006-12-26

申请号：KR1020050052957

申请日：2005-06-20

Applicant: 삼성전자주식회사

Inventor： 우효석

IPC: H01L21/027 ,  H01L21/66

CPC classification number: G03F9/7076 ,  G03F7/70633 ,  H01L23/544 ,  H01L2223/54426

Abstract: An overlay mark and a method for detecting and measuring a position of the same are provided to easily calculate a center position of an overlay mark by forming a plurality of overlay marks with an identical size and arranging them at regular intervals. A reference point is recognized(S10). The reference point is a point among a plurality of shot reference points which are formed by neighboring overlay marks formed on a reticle at regular intervals. A position of a center point of a first overlay mark among the overlay marks is recognized(S20). A position of a center point of a second overlay mark adjacent to the first overlay mark is recognized(S30). A distance between the center points of the first and second overlay marks is calculated(S40). A position of a center point of a third overlay mark adjacent to the first overlay mark is computed by using the calculated distance between the center points(S50).

Abstract translation: 提供了用于检测和测量其位置的重叠标记和方法，以通过形成具有相同尺寸的多个覆盖标记并以规则的间隔布置它们来容易地计算重叠标记的中心位置。 识别出参考点（S10）。 参考点是由规则间隔在掩模版上形成的相邻叠加标记形成的多个拍摄参考点之间的点。 识别覆盖标记中的第一重叠标记的中心点的位置（S20）。 识别与第一重叠标记相邻的第二重叠标记的中心点的位置（S30）。 计算第一和第二覆盖标记的中心点之间的距离（S40）。 通过使用计算出的中心点之间的距离来计算与第一重叠标记相邻的第三叠加标记的中心点的位置（S50）。

公开(公告)号：KR1020060110940A

公开(公告)日：2006-10-26

申请号：KR1020050032937

申请日：2005-04-21

Applicant: 삼성전자주식회사

Inventor： 우효석

IPC: H01L21/027

CPC classification number: G03F9/708 ,  G03F9/7076 ,  H01L23/544 ,  H01L2223/54426

Abstract: An overlay mark of a semiconductor device and a method for manufacturing the same are provided to measure an interlayer overlay and to align a semiconductor substrate using a main-scale and a vernier. An overlay mark of a semiconductor device includes a main-scale and a vernier. The mother scale(120) includes two vertical patterns and two horizontal patterns. Each pattern having a grid shape includes at least two bar patterns. The vernier(140) is formed on a film(130) of the main-scale in order to have a same shape and a direction of the main-scale.

Abstract translation: 提供半导体器件的覆盖标记及其制造方法以测量层间覆盖层并且使用主尺度和游标对准半导体衬底。 半导体器件的覆盖标记包括主刻度和游标。 母标尺（120）包括两个垂直图案和两个水平图案。 具有网格形状的每个图案包括至少两个条形图案。 游标（140）形成在主刻度尺的薄膜（130）上，以便具有相同的形状和主刻度的方向。