公开(公告)号：KR1020130118009A

公开(公告)日：2013-10-29

申请号：KR1020120040832

申请日：2012-04-19

Applicant: 삼성전자주식회사

Inventor： 백남규 ,  이영민 ,  조윤래 ,  김선대

IPC: H01L21/60

CPC classification number: H01L24/03 ,  H01L21/563 ,  H01L21/76802 ,  H01L21/76877 ,  H01L23/3192 ,  H01L24/05 ,  H01L24/11 ,  H01L24/16 ,  H01L24/48 ,  H01L2224/02166 ,  H01L2224/03614 ,  H01L2224/0391 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05025 ,  H01L2224/05085 ,  H01L2224/05552 ,  H01L2224/05557 ,  H01L2224/05558 ,  H01L2224/05567 ,  H01L2224/05624 ,  H01L2224/08113 ,  H01L2224/13022 ,  H01L2224/13099 ,  H01L2224/45099 ,  H01L2224/48453 ,  H01L2224/48463 ,  H01L2924/00014 ,  H01L2924/10161 ,  H01L2924/181 ,  H01L2924/182 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/05599

Abstract: PURPOSE: A pad structure of a semiconductor device, a manufacturing method thereof, and a semiconductor package including the same are provided to increase a contact area with a conductive connection member by bending the upper surface of a pad with a depression part and a protrusion part. CONSTITUTION: An insulation film pattern structure (130) includes a plug hole (135) and at least one via hole (136). A plug (140) fills the plug hole. A pad (150) is formed on the insulation film pattern structure and is electrically connected to the plug. The pad has a bent upper surface with a depression part (154) and a protrusion part (156). The depression part is formed in a transverse direction in parallel to the lateral surfaces of the pad. The protrusion part is surrounded with the depression part.

Abstract translation: 目的：提供一种半导体器件的衬垫结构，其制造方法以及包括该半导体器件的半导体封装，以通过使凹陷部和突出部弯曲衬垫的上表面来增加与导电连接构件的接触面积 。 构成：绝缘膜图案结构（130）包括插塞孔（135）和至少一个通孔（136）。 插头（140）填充插头孔。 衬垫（150）形成在绝缘膜图案结构上并与插头电连接。 垫具有弯曲的上表面，具有凹陷部分（154）和突出部分（156）。 凹陷部分在与垫的侧表面平行的横向上形成。 突起部被凹部包围。

公开(公告)号：KR1020170027069A

公开(公告)日：2017-03-09

申请号：KR1020150123515

申请日：2015-09-01

Applicant: 삼성전자주식회사

Inventor： 조윤래 ,  김선대 ,  백남규 ,  백형길

IPC: H01L21/66 ,  H01L23/12 ,  H01L21/78 ,  H01L23/00

CPC classification number: H01L22/34 ,  G01R31/2856 ,  G01R31/2884 ,  H01L21/67288 ,  H01L23/585

Abstract: 반도체칩은반도체기판및 크랙감지회로를포함할수 있다. 상기반도체칩은회로구조물을포함할수 있다. 크랙감지회로는상기회로구조물을둘러싸도록상기반도체기판내에형성된메인라인들, 및상기반도체기판의모서리들에서상기메인라인들을연결하는챔퍼라인들을포함할수 있다. 상기챔퍼라인들각각은서로직교하는상기메인라인들중에서어느하나의메인라인과제 1 각도를이루고나머지메인라인과제 1 각도보다넓은제 2 각도를이룰수 있다. 따라서, 크랙이크랙감지회로를지나서회로구조물로전파되지않는다면, 정상인회로구조물을갖는반도체칩을불량으로판정하는오류를방지할수 있다.

Abstract translation: 半导体芯片可以包括半导体衬底和裂纹检测电路。 半导体衬底可以包括电路结构。 裂纹检测电路可以包括主线和倒角线。 主线可以形成在半导体衬底中以包围电路结构。 倒角线可以形成在半导体衬底的角部。 倒角线可以连接在主线之间。 可以在每个倒角线和彼此垂直的两个主线中的任一个之间形成第一角度。 可以在每个倒角线和另一个主线之间形成比第一角宽的第二角度。 因此，尽管通过两次切割晶片的过程可能在半导体基板的拐角处产生裂纹，但是裂纹检测电路可能不会检测到裂纹。

公开(公告)号：KR1020150130660A

公开(公告)日：2015-11-24

申请号：KR1020140057501

申请日：2014-05-14

Applicant: 삼성전자주식회사

Inventor： 김동관 ,  김희정 ,  백남규

IPC: H01L43/12 ,  H01L23/12 ,  G11C11/15

CPC classification number: H01L23/552 ,  G11C11/16 ,  H01L43/02 ,  H01L43/12 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 반도체패키지는패키지기판, MRAM 칩, 제 1 자기차폐필름, 제 2 자기차폐필름을포함한다. MRAM 칩은상기패키지기판의상부에배치된다. MRAM 칩은상기패키지기판과전기적으로연결된다. 제 1 자기차폐필름은상기 MRAM 칩을상기패키지기판에부착한다. 또한, 제 1 자기차폐필름은 MRAM 칩과상기패키지기판사이에서의자기장간섭을차폐한다. 제 2 자기차폐필름은상기 MRAM 칩의상부에배치되어, MRAM 칩상부에서의자기장간섭을차폐한다. 따라서, MRAM 칩의본딩패드들사이에도자기차폐필름을배치할수가있게되어, 본딩패드들사이의자기장간섭을억제할수가있다.

Abstract translation: 半导体封装包括封装衬底，MRAM芯片，第一磁屏蔽膜和第二磁屏蔽膜。 MRAM芯片布置在封装衬底的上侧。 MRAM芯片电连接到封装衬底。 第一磁屏蔽膜将MRAM芯片附接到封装衬底。 另外，第一磁屏蔽膜阻挡MRAM芯片和封装衬底之间的磁场干涉。 第二磁屏蔽膜布置在MRAM芯片的上侧，并阻止MRAM芯片上侧的磁场干扰。 因此，可以在MRAM芯片的焊盘之间布置磁屏蔽膜，因此可以防止焊盘之间的磁场干涉。

公开(公告)号：KR1020170122494A

公开(公告)日：2017-11-06

申请号：KR1020160051528

申请日：2016-04-27

Applicant: 삼성전자주식회사

Inventor： 김선대 ,  백형길 ,  조윤래 ,  백남규

IPC: H01L21/78 ,  H01L21/76 ,  H01L21/3213 ,  H01L21/768

CPC classification number: H01L23/562 ,  H01L21/78 ,  H01L23/585 ,  H01L2224/16225 ,  H01L2924/181 ,  H01L2924/00012

Abstract: 본발명의기술적사상은메인칩 영역과상기메인칩 영역를둘러싸는스크라이브레인영역을포함하고, 상기스크라이브레인영역은상기메인칩 영역을둘러싸는제1 영역및 상기제1 영역을둘러싸는제2 영역을포함하는반도체기판, 상기반도체기판상의절연막, 상기제1 영역내의상기절연막상에형성되며, 상기메인칩 영역의가장자리를따라배열된제1 엠보싱구조체들을포함하는제1 엠보싱패턴, 상기제2 영역내의상기절연막상에형성되며, 상기메인칩 영역의가장자리를따라배열된제2 엠보싱구조체들을포함하는제2 엠보싱패턴, 및상기제1 영역내의상기절연막내에형성되며, 상기절연막의두께방향으로연장하고상기제1 엠보싱구조체들과상기절연막의두께방향으로정렬되는댐 구조체들을포함하는반도체장치를제공한다.

Abstract translation: 本发明的技术特征是主芯片区域和所述主芯片youngyeokreul环绕包括划片线区域，所述划片线区周围环绕所述第一区域和所述第一区域到所述第二区域中的主芯片区域 所述在第一区域中绝缘膜，在沿主芯片区域的边缘布置在第一压花图案和包括第一压印结构的第二区域的半导体衬底上的绝缘膜，其包括在半导体衬底，形成在 在绝缘膜形成，形成于第二压花图案，并在其中包括沿主芯片区域的边缘布置在第二压花结构的第一区域的绝缘膜，以及在绝缘膜，其中的厚度方向上延伸 以及与第一压花结构和绝缘膜的厚度方向对齐的堰结构。

公开(公告)号：KR1020170042206A

公开(公告)日：2017-04-18

申请号：KR1020150167248

申请日：2015-11-27

Applicant: 삼성전자주식회사

Inventor： 이보라 ,  정재호 ,  백남규 ,  우효석 ,  윤현숙 ,  이광용

IPC: G01R31/26 ,  G01R31/317 ,  G01R31/28

Abstract: 반도체칩은, 기판상에상기기판표면과인접하게형성되고, 반도체칩 영역내의가장자리를따라배치되는게이트패턴을포함한다. 상기게이트패턴과이격되면서상기게이트패턴상에구비되고, 상기반도체칩 영역내의가장자리를따라배치되는제1 도전패턴을포함하는제1 배선구조물을포함한다. 상기게이트패턴및 제1 배선구조물을연결시키는제1 콘택플러그를포함한다. 상기게이트패턴과전기적으로연결되는제1 검출회로부를포함한다. 또한, 상기제1 배선구조물과전기적으로연결되는제2 검출회로부를포함한다. 따라서, 상기기판표면과인접한부위에서발생된결함을검사할수 있다.

Abstract translation: 半导体芯片包括在衬底上与衬底表面相邻地形成并且沿半导体芯片区域中的边缘设置的栅极图案。 以及第一布线结构，包括设置在栅极图案上并与栅极图案间隔开并且沿着半导体芯片区域中的边缘设置的第一导电图案。 以及连接栅极图案和第一布线结构的第一接触插塞。 以及电连接到栅极图案的第一检测电路部分。 以及电连接到第一布线结构的第二检测电路部分。 因此，可以检查在与衬底表面相邻的部分处发生的缺陷。

公开(公告)号：KR1020160097436A

公开(公告)日：2016-08-18

申请号：KR1020150018745

申请日：2015-02-06

Applicant: 삼성전자주식회사

Inventor： 김선대 ,  조윤래 ,  백남규 ,  이석현

IPC: H01L21/768 ,  H01L21/66 ,  H01L21/28

CPC classification number: H01L22/32 ,  H01L21/76877 ,  H01L22/14 ,  H01L22/34 ,  H01L21/76898 ,  H01L21/28 ,  H01L22/12

Abstract: 반도체소자를제공한다. 반도체소자는, 기판의셀 영역에배치되며순차적으로적층된제1 배선및 제2 배선을포함하는배선구조물과, 기판의주변영역에배치되며, 상기제1 배선과동일한높이에위치하는제1 불량검출배선및 상기제2 배선과동일한높이에위치하는제2 불량검출배선을포함하는불량검출구조물을포함한다.

Abstract translation: 提供一种半导体器件。 半导体器件包括布置在衬底的单元区域上的互连结构，以包括顺序堆叠在衬底上的第一线和第二线，以及设置在衬底的周边区域上的缺陷检测结构，以包括第一和第二缺陷检测 线分别位于与第一和第二线相同的水平上。 半导体器件可以通过包含多个检测线来检测每层的缺陷。

公开(公告)号：KR101933015B1

公开(公告)日：2018-12-27

申请号：KR1020120040832

申请日：2012-04-19

Applicant: 삼성전자주식회사

Inventor： 백남규 ,  이영민 ,  조윤래 ,  김선대

IPC: H01L21/60

Abstract: 반도체 장치의 패드 구조물은 절연막 패턴 구조물, 플러그 및 패드를 포함한다. 절연막 패턴 구조물은 플러그 홀과 적어도 하나의 비아 홀을 갖는다. 플러그는 상기 플러그 홀을 매립한다. 패드는 상기 절연막 패턴 구조물 상에 형성되어 상기 플러그와 전기적으로 연결된다. 패드는 상기 비아홀을 매립하는 매립부가 형성된 하부면, 및 상기 매립부의 배열과 대응하는 함몰부와 융기부가 형성된 굴곡진 상부면을 갖는다. 따라서, 패드의 굴곡진 상부면은 향상된 조도를 갖게 되어, 도전성 연결 부재와 견고하게 연결될 수 있다.

公开(公告)号：KR1020170133146A

公开(公告)日：2017-12-05

申请号：KR1020160064223

申请日：2016-05-25

Applicant: 삼성전자주식회사

Inventor： 백남규 ,  조윤래 ,  백형길 ,  김선대

IPC: H01L21/768 ,  H01L21/78 ,  H01L21/76 ,  H01L21/283 ,  H01L21/3213

CPC classification number: H01L23/562 ,  H01L22/34 ,  H01L23/585

Abstract: 본발명의기술적사상에의한반도체장치는, 가드링에의해한정되는메인칩 영역, 메인칩 영역내에메인칩 영역의중심부를둘러싸도록형성된크랙감지회로, 및메인칩 영역의코너부분에가드링과크랙감지회로로구획되는챔퍼영역을포함하는반도체기판, 메인칩 영역내의반도체기판상에형성된게이트구조체, 챔퍼영역내의게이트구조체상에형성되며, 순차적으로다른길이를갖고서로평행하게배열된복수의금속패턴구조체, 및복수의금속패턴구조체를덮도록형성된절연막을포함한다.

Abstract translation: 根据本发明的技术特征的半导体装置，其主要由保护环晶粒区域所定义，形成在主芯片裂缝检测电路，以包围主芯片区域的中心部分中的区域中，并且所述保护环的主芯片面积和在角部的裂纹 包括由所述感测电路中，主芯片面积栅极结构划分的倒角区域的半导体衬底，被形成在所述倒角区域中的栅极结构形成于所述半导体衬底上，在序列中的多个已布置在相互平行的金属图案的不同长度 并形成绝缘膜以覆盖多个金属图案结构。