-
公开(公告)号：KR101250984B1
公开(公告)日：2013-04-03
申请号：KR1020080067702
申请日：2008-07-11
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L27/11573 , H01L21/823425 , H01L27/0207 , H01L27/105 , H01L27/11519 , H01L27/11526 , H01L27/11531 , H01L27/11568 , H01L29/78
Abstract: 구동 트랜지스터들을 포함하는 반도체 소자를 제공한다. 이 소자에 따르면, 하나의 구동 활성영역에 적어도 3개의 구동 트랜지스터들이 형성된다. 구동 트랜지스터들은 하나의 공통 소오스/드레인을 공유한다.
-
公开(公告)号：KR1020100060274A
公开(公告)日：2010-06-07
申请号：KR1020080118808
申请日：2008-11-27
Applicant: 삼성전자주식회사
Abstract: PURPOSE: A flash memory device and a programming/erasing method thereof are provided to maintain the voltage of a first selection line below the voltage of a bulk region by applying a low voltage to the first selection line among the first voltage and the voltage level of the bulk region. CONSTITUTION: Memory cell transistors are positioned on a bulk region(120). Normal word lines are respectively connected to gates of the memory cell transistors. A first dummy cell transistor(TD1) is connected to the memory cell transistor. The first dummy word line is connected to the gate of the first dummy cell transistor. A first selection transistor(TSS) is connected to the first dummy cell transistor. The first selection line is connected to the gate of the first selection transistor. A voltage controller(150) applies the low voltage among the first voltage and the voltage level of the bulk region to the first selection line.
Abstract translation: 目的：提供一种闪速存储器件及其编程/擦除方法，通过在第一电压和第一选择线的第一电压和电压电平之间施加低电压至第一选择线，将第一选择线的电压维持在体区的电压以下 批量区域。 构成：存储器单元晶体管位于体区（120）上。 正常字线分别连接到存储单元晶体管的栅极。 第一虚设单元晶体管（TD1）连接到存储单元晶体管。 第一虚拟字线连接到第一虚拟单元晶体管的栅极。 第一选择晶体管（TSS）连接到第一虚设单元晶体管。 第一选择线连接到第一选择晶体管的栅极。 电压控制器（150）将第一电压和体区域的电压电平之间的低电压施加到第一选择线。
-
公开(公告)号：KR101515936B1
公开(公告)日：2015-05-06
申请号：KR1020080118808
申请日：2008-11-27
Applicant: 삼성전자주식회사
Abstract: 본 발명의 제1실시예에 따른 플래시 메모리 장치는, 벌크 영역; 상기 벌크 영역 상에 위치하고, 일렬로 배치되는 n개(n은 2이상의 자연수)의 메모리 셀 트랜지스터들; 상기 n개의 메모리 셀 트랜지스터들의 게이트들에 각각 연결되는 n개의 노멀 워드 라인들; 상기 n개의 메모리 셀 트랜지스터들의 한 쪽 끝에 위치하는 메모리 셀 트랜지스터에 연결되는 제1더미 셀 트랜지스터; 상기 제1더미 셀 트랜지스터의 게이트에 연결되는 제1더미 워드 라인; 상기 제1더미 셀 트랜지스터에 연결되는 제1선택 트랜지스터; 상기 제1선택 트랜지스터의 게이트에 연결되는 제1선택 라인; 및 상기 메모리 셀 트랜지스터들을 소거하는 소거 모드에서, 상기 벌크 영역의 전압 레벨과 제1전압 중에서 낮은 전압을 상기 제1선택 라인에 인가하는, 전압 제어부를 구비한다.
Abstract translation: 根据本发明第一实施例的闪存器件包括：体区域; N（n是2或更大的自然数）个存储单元晶体管，位于所述体区上并排列成一行; N条正常字线分别连接到n个存储单元晶体管的栅极; 第一虚拟单元晶体管，连接到位于所述n个存储单元晶体管的一端的存储单元晶体管; 第一虚拟字线，耦合到第一虚拟单元晶体管的栅极; 第一选择晶体管，连接到第一虚拟单元晶体管; 耦合到第一选择晶体管的栅极的第一选择线; 以及电压控制单元，用于以擦除模式向所述第一选择线施加比所述体区域的电压电平低的电压和第一电压以擦除所述存储器单元晶体管。
-
公开(公告)号：KR1020100007189A
公开(公告)日：2010-01-22
申请号：KR1020080067702
申请日：2008-07-11
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L27/11573 , H01L21/823425 , H01L27/0207 , H01L27/105 , H01L27/11519 , H01L27/11526 , H01L27/11531 , H01L27/11568 , H01L29/78
Abstract: PURPOSE: A semiconductor device including driving transistors is provided to implement high integration by sharing one common source/drain among three driving transistors. CONSTITUTION: A driving active region is defined on a substrate(100). At least three driving transistors are formed on the driving active region. At least three driving transistors share one common source/drain(120s,120d). At least three driving transistors include at least three individual sources/drains respectively. The common source/drain and at least three sources/drains are formed on the driving active region.
Abstract translation: 目的：提供包括驱动晶体管的半导体器件，以通过在三个驱动晶体管之间共享一个公共源/漏来实现高集成度。 构成：在衬底（100）上限定驱动有源区。 至少三个驱动晶体管形成在驱动有源区上。 至少三个驱动晶体管共享一个共同的源极/漏极（120s，120d）。 至少三个驱动晶体管分别包括至少三个单独的源极/漏极。 公共源极/漏极和至少三个源极/漏极形成在驱动有源区域上。
-
-
-
Search Results
4
records
(took 0.018 seconds)
