公开(公告)号：KR100757714B1

公开(公告)日：2007-09-11

申请号：KR1020050071658

申请日：2005-08-05

Applicant: 삼성전자주식회사

Inventor： 조용진 ,  유승빈

IPC: H03F3/217

CPC classification number: H03F1/305 ,  H03F3/217 ,  H03F2200/331 ,  H03F2200/351 ,  H03F2200/372

Abstract: 팝업 노이즈를 효과적으로 제거할 수 있는 D급 증폭기를 제공한다.
D급 증폭기는 펄스폭변조(Pulse Width Modulation) 신호를 증폭하여 외부로 출력하는 드라이버 회로와, 상기 드라이버 회로의 입력단을 전원 단자와 연결하는 스위치, 및 전원이 공급되면 소정 시간이 지난 후에 상기 스위치에 개방 신호를 공급하는 리셋 신호원을 포함한다. 리셋 신호원은 전원이 공급된 이후에 상기 스위치에 상기 개방 신호를 공급한다.
증폭기, D급, Class D, 팝업 노이즈, 리셋

公开(公告)号：KR1019990030995A

公开(公告)日：1999-05-06

申请号：KR1019970051509

申请日：1997-10-08

Applicant: 삼성전자주식회사

Inventor： 유승빈

IPC: H01L29/08

Abstract: 본 발명은 전압 정류 장치를 구비하는 원칩용 반도체 장치에 관한 것으로서, 특히 구동 신호에 응답하여 전원 전압(VDD)을 인가받아 바이어스 전류를 발생하는 바이어스 구동부와, 상기 바이어스 구동부로부터 흐르는 전류에 의해 기준 전압을 발생하는 기준 전압 발생부와, 상기 구동부로부터 흐르는 전류에 의해 비교 전압을 발생하는 비교 전압 발생부와, 상기 기준 전압 발생부와 비교 전압 발생부의 각 전압을 비교하고 그 차를 출력하는 차동 증폭부와, 상기 차동 증폭부의 출력 신호를 감지하여 전류량을 조정하는 기준 전압 제어부를 가지는 전원전압 정류장치의 접지 전위를 기판 바이어스 전위(VBB)에 연결하는 것을 특징으로 한다.

公开(公告)号：KR1019970031365A

公开(公告)日：1997-06-26

申请号：KR1019950042662

申请日：1995-11-21

Applicant: 삼성전자주식회사

Inventor： 유승빈

IPC: H03M1/12

Abstract: 아날로그-디지탈 변환기의 바이어스 발생기를 공개한다. 다단 스위칭 캐패시터 타입의 아날로그-디지탈 변환기의 바이어스 발생기에 있어서, 입력되는 선택신호에 따라 아날로그-디지탈 변환기의 최대 변환 주파수그 결정하는 내부 블록에 공급하는 전류량을 제어하는 것을 특징으로 한다. 본 발명에 의하면, 응용 분야에 따라 최대변환 주파수의 가변이 가능하며, 적절한 주파수 가변을 통해 소비 전력을 줄일 수 있다는 잇점이 있다.

公开(公告)号：KR100109321B1

公开(公告)日：1996-12-16

申请号：KR1019940023724

申请日：1994-09-16

Applicant: 삼성전자주식회사

Inventor： 유승빈

IPC: H03L7/00

公开(公告)号：KR1020130088684A

公开(公告)日：2013-08-08

申请号：KR1020120010083

申请日：2012-01-31

Applicant: 삼성전자주식회사

Inventor： 김봉주 ,  유승빈 ,  이명진 ,  이성노 ,  이용희 ,  최무열

IPC: H04N21/242

CPC classification number: G11B20/10037 ,  H04N5/04 ,  H04N5/607

Abstract: PURPOSE: A multi channel audio signal converting device using a digital time varying filter, and an electronic system including the same, and a method for converting a multi channel audio signal using the digital time varying filter are provided to remove interference among asynchronous clock signals, by synchronizing all analog circuits by re-sampling an asynchronous audio signal. CONSTITUTION: A multi channel audio signal converting device outputs a first clock signal inputted to a first signal channel to a time varying filter (S601). The time varying filter synchronizes a digital audio signal inputted on the basis of a clock signal different from the first clock signal to the first clock signal (S603). The time varying filter outputs a digital audio signal synchronized to the first clock signal (S605). [Reference numerals] (AA) Start; (BB) End; (S601) Output a first clock signal inputted to a first signal channel to a time varying filter; (S603) Synchronize a digital audio signal inputted on the basis of a clock signal different from the first clock signal to the first clock signal; (S605) Output a digital audio signal synchronized to the first clock signal

Abstract translation: 目的：提供使用数字时变滤波器的多声道音频信号转换装置和包括该数字时变滤波器的电子系统，以及使用数字时变滤波器转换多声道音频信号的方法，以消除异步时钟信号之间的干扰， 通过重新采样异步音频信号同步所有的模拟电路。 构成：多声道音频信号转换装置将输入到第一信号信道的第一时钟信号输出到时变滤波器（S601）。 时变滤波器基于与第一时钟信号不同的时钟信号输入的数字音频信号与第一时钟信号同步（S603）。 时变滤波器输出与第一时钟信号同步的数字音频信号（S605）。 （附图标记）（AA）开始; （BB）结束; （S601）将输入到第一信号通道的第一时钟信号输出到时变滤波器; （S603）将与第一时钟信号不同的时钟信号输入的数字音频信号与第一时钟信号同步; （S605）输出与第一个时钟信号同步的数字音频信号

公开(公告)号：KR100770747B1

公开(公告)日：2007-10-29

申请号：KR1020060079793

申请日：2006-08-23

Applicant: 삼성전자주식회사

Inventor： 유승빈 ,  조용진 ,  이수형

IPC: H03F3/217

CPC classification number: H03F3/2171

Abstract: A digital amplifier and a method of producing sound are provided to remove a coupling capacitor without comprising a charge pump to generate an additional power supply voltage as being operated by one power supply voltage. A digital amplifier(300) is for providing a differential voltage between an output node and a reference node to an external device. A class-D circuit(320) amplifies a pulse width modulation signal by one power supply voltage and then outputs the amplified pulse width modulation signal. A low pass filter(330) converts the amplified pulse width modulation signal into an analog signal and then outputs the analog signal to the output node. A reference voltage generator(340) generates a reference voltage corresponding to a DC voltage of the analog signal and then outputs the reference voltage to the reference node. The reference voltage generator includes a voltage divider providing the reference voltage on the basis of the power supply voltage.

Abstract translation: 提供数字放大器和产生声音的方法以去除不包括电荷泵的耦合电容器，以产生由一个电源电压操作的附加电源电压。 数字放大器（300）用于将输出节点和参考节点之间的差分电压提供给外部设备。 D类电路（320）通过一个电源电压放大脉宽调制信号，然后输出放大的脉宽调制信号。 低通滤波器（330）将放大的脉宽调制信号转换为模拟信号，然后将模拟信号输出到输出节点。 参考电压发生器（340）产生对应于模拟信号的直流电压的参考电压，然后将参考电压输出到参考节点。 参考电压发生器包括基于电源电压提供参考电压的分压器。

公开(公告)号：KR1020060018553A

公开(公告)日：2006-03-02

申请号：KR1020040066962

申请日：2004-08-25

Applicant: 삼성전자주식회사

Inventor： 윤재철 ,  유승빈 ,  송민규 ,  고경준 ,  김상규

IPC: H03F1/30

CPC classification number: H03K5/2481

Abstract: 기준 전압 흔들림 보상 회로는 기준 전압 신호를 통과시키는 전송 게이트와 상기 전송 게이트를 통과한 기준 전압과 입력 전압의 차이를 증폭하는 증폭기를 포함한다. 상기 전송 게이트는 항상 턴온되어 상기 기준 전압 신호를 통과시킨다. 상기 전송 게이트는 제1 직류 전원 전압에 결합된 제1 선택 단자 및 제2 직류 전원 전압에 결합된 제2 선택 단자를 포함한다. NMOS 트랜지스터와 PMOS 트랜지스터 쌍으로 이루어진 전송 게이트의 기생 커패시턴스를 이용하여 프리 엠프 또는 비교기의 기준 전압의 흔들림을 줄일 수 있다.

公开(公告)号：KR1020020038047A

公开(公告)日：2002-05-23

申请号：KR1020000068096

申请日：2000-11-16

Applicant: 삼성전자주식회사

Inventor： 유승빈

IPC: H04N5/30

Abstract: PURPOSE: A circuit for compensating an offset of an image signal processing device is provided to perform a double sampling for a CDS(Correlated Double Sampling) circuit and to simultaneously compensate the offset, so as to simplify circuit configuration as well as reducing an unnecessary time for offset compensation. CONSTITUTION: A CDS circuit(110) converts a CCD(Charge Coupled Device) signal into a differential signal by reconfiguring the CCD signal to a reference signal and an input data signal, and performs a double sampling for the differential signal to simultaneously compensate an offset, then outputs a difference voltage by the sampling. A PGA(Programmable Gain Amplifier) circuit(120) receives the difference voltage, and outputs an analog signal having an appropriate gain through a programmable gain. An ADC(Analog to Digital Converter)(130) receives the analog signal, and outputs digital information for offset compensation. If information for the offset compensation exists in the digital information, a DAC(Digital to Analog Converter)(150) outputs the analog signal to the CDS circuit(110). An MCU(140) decides whether an offset exists from the digital information. If so, the MCU(140) controls the analog signal to be output.

Abstract translation: 目的：提供用于补偿图像信号处理装置的偏移的电路以对CDS（相关双采样）电路执行双重采样，并同时补偿偏移，从而简化电路配置以及减少不必要的时间 补偿补偿。 构成：CDS电路（110）通过将CCD信号重新配置为参考信号和输入数据信号将CCD（电荷耦合器件）信号转换为差分信号，并对差分信号执行双倍采样以同时补偿偏移 ，然后通过采样输出差分电压。 PGA（可编程增益放大器）电路（120）接收差分电压，通过可编程增益输出具有适当增益的模拟信号。 ADC（模数转换器）（130）接收模拟信号，输出偏移补偿的数字信息。 如果数字信息中存在偏移补偿的信息，DAC（数模转换器）（150）将模拟信号输出到CDS电路（110）。 MCU（140）判定是否存在来自数字信息的偏移。 如果是，则MCU（140）控制要输出的模拟信号。

公开(公告)号：KR1019980069096A

公开(公告)日：1998-10-26

申请号：KR1019970006003

申请日：1997-02-26

Applicant: 삼성전자주식회사

Inventor： 유승빈

IPC: H03M1/12

Abstract: 본 발명에 따른 아날로그-디지탈 변환 회로는 외부로부터 인가되는 공급 전압의 절반이 되는 소정 레벨의 전압에 응답하여, 아날로그 신호를 디지탈 신호로 변환하는 아날로그-디지탈 변환부와; 상기 공급 전압을 입력받아, 소정의 비율로 분배한 결과의 분배 전압을 발생하는 전압 분배부와; 상기 전압 분배 수단으로부터 출력된 상기 분배 전압을 입력받아 상기 아날로그-디지탈 변환부로 인가되는 상기 전압을 출력하는 버퍼로 이루어져 있다.

公开(公告)号：KR1019980026260A

公开(公告)日：1998-07-15

申请号：KR1019960044628

申请日：1996-10-08

Applicant: 삼성전자주식회사

Inventor： 유승빈

IPC: G11C5/14

Abstract: 본 발명은 온도 특성을 개선한 CMOS(Complementary Metal Oxide Semi conductor) 집적회로의 기준전류 발생회로에 관한 것이다.
본 발명에 따른 기준전류 발생회로는 기준전위 발생회로에서 발생되는 기준 전압을 저항소자의 저항값에 비례하여 기준 전류로 변환시켜 주는 기준전류 발생회로에 있어서, 상기 기준전류 변환을 위한 저항소자는 정(+) 온도계수를 갖는 저항소자와 부(-) 온도계수를 갖는 저항소자를 조합하여 구성함으로 온도 변화에 대하여 안정적인 기준 전류가 발생되도록 하는 효과가 있다.