-
公开(公告)号：KR1019970060245A
公开(公告)日：1997-08-12
申请号：KR1019960001957
申请日：1996-01-29
Applicant: 삼성전자주식회사
IPC: G11C29/00
Abstract: 본 발명은 반도체 메모리 장치의 오류검출정정 회로의 디세이블 회로에 관해 게시한다. 종래에는 전기적 테스트 수행시 오류검출정정 회로가 항상 인에이블되어 있어서 만약 오류검출정정 회로가 불량일 경우는 상기 오류검출정정 회로로 말미암아 오류검출정정 회로에 관련된 회로가 전기적 테스트에서 불량이 될 수가 있었으나, 본 발명의 회로에 따르면 전기적 테스트 수행시 선택적으로 오류검출정정 회로를 디세이블시킴으로써 설사 오류검출정정 회로가 불량일지라도 오류검출정정 회로에 관련된 회로는 전기적 테스트시에 영향을 받지 않음으로 불량성 오류검출정정 회로로 인한 양질의 제품이 불량으로 처리되는 것을 방지할 수 있다.
-
公开(公告)号：KR1019940001355A
公开(公告)日：1994-01-11
申请号：KR1019920011637
申请日：1992-06-30
Applicant: 삼성전자주식회사
IPC: H01L21/76
Abstract: 본 발명은 반도체장치의 소자분리방법에 관한 것이다.
본 발명에 의하면, 반도체기판상에 패드산화막과 질화막을 차례로 침적한 다음 포토리소그래피공정을 통해 필드영역상의 상기 질화막 및 패드산화막을 제거하여 액티브영역을 한정하는 공정, LOCOS공정에 의해 상기 필드영역상에 필드산화막을 형성하는 공정, 상기 액티브영역상에 남아 있는 질화막을 식각하고, 이어서 노출되는 패드산화막을 습식식각하되 식각시간을 액티브영역 엣지부위에 형성된 필드산화막과 상기 패드산화막을 합한 잔류산화막의 두께에 대한 습식식각 시간으로 환산하여 상기 환산된 시간동안 상기 잔류산화막을 습식식각하는 공정, 상기 결과물상에 완충산화막을 형성하고 Vth조정을 위한 이온주입을 실시하는 공정으로 제공된다. 따라서 상기한 본 발명의 방법에 의하면 안정된 전기적 특성을 갖는 반도체소자의 제조가 가능하게 된다.-
Patent Agency Ranking
公开(公告)号：KR100224652B1
公开(公告)日：1999-10-15
申请号：KR1019920011637
申请日：1992-06-30
Applicant: 삼성전자주식회사
IPC: H01L21/76
Abstract: 본 발명은 반도체장치의 소자분리방법에 관한 것이다.
본 발명에 의하면, 반도체기판상에 패드산화막과 질화막을 차례로 침적한 다음 포토리소그래피공정을 통해 필드영역상의 상기 질화막 및 패드산화막을 제거하여 액티브영역을 한정하는 공정, LOCOS공정에 의해 상기 필드영역상에 필드산화막을 형성하는 공정, 상기 액티브영역상에 남아 있는 질화막을 식각하고, 이어서 노출되는 패드산화막을 습식식각하되 식각시간을 액티브영역 엣지부위에 형성된 필드산화막과 상기 패드산화막을 합한 잔류산화막의 두께에 대한 습식식각 시간으로 환산하여 상기 환산된 시간동안 상기 잔류산화막을 습식식각하는 공정, 상기 결과물상에 완충산화막을 형성하고 Vth조정을 위한 이온주입을 실시하는 공정으로 제공된다. 따라서 상기한 본 발명의 방법에 의하면 안정된 전기적 특성을 갖는 반도체소자의 제조가 가능하게 된다.-
公开(公告)号：KR100176192B1
公开(公告)日：1999-04-15
申请号：KR1019960001957
申请日：1996-01-29
Applicant: 삼성전자주식회사
IPC: G11C29/00
Abstract: 본 발명은 반도체 메모리 장치의 오류검출정정 회로의 디세이블회로에 관해 개시한다. 종래에는 전기적 테스트 수행시 오류검출정정 회로가 항상 인에이블되어 있어서 만약 오류검출정정 회로가 불량일 경우는 상기 오류검출정정 회로로 말미암아 오류검출정정 회로에 관련된 회로가 전기적 테스트에서 불량이 될 수가 있었으나, 본 발명의 회로에 따르면 전기적 테스트 수행시 선택적으로 오류검출정정 회로를 디세이블시킴으로써 설사 오류검출정정 회로가 불량일지라도 오류검출정정 회로에 관련된 회로는 전기적 테스트시에 영향을 받지 않음으로 불량성 오류검출정정 회로로 인한 양질의 제품이 불량으로 처리되는 것을 방지할 수 있다.
-
-
公开(公告)号：KR1019940009629B1
公开(公告)日：1994-10-15
申请号：KR1019910020420
申请日：1991-11-16
Applicant: 삼성전자주식회사
IPC: H01L27/112
Abstract: forming a polysilicon layer on a gate oxide layer formed on a substrate; forming a tungsten silicide layer on the polysilicon layer to form a gate electrode, the polysilicon layer of the gate electrode not being connected to a contact portion contact with a semiconductor layer in another region.
Abstract translation: 在形成在基板上的栅氧化层上形成多晶硅层; 在所述多晶硅层上形成硅化钨层以形成栅电极，所述栅电极的多晶硅层不与接触部分连接，以与另一区域中的半导体层接触。
-
-
-
-
-
-
Search Results
7
records
(took 0.017 seconds)
