-
公开(公告)号：KR1020040102306A
公开(公告)日：2004-12-04
申请号：KR1020030033855
申请日：2003-05-27
Applicant: 삼성전자주식회사
IPC: H01L21/027
Abstract: PURPOSE: A wafer bake apparatus is provided to reduce failures in wafer-loading by correcting the position of a wafer using a shutter. CONSTITUTION: A wafer bake apparatus includes a bake plate, a cover, a shutter, and a driving part. The bake plate(100) is used for heating a wafer(W). The cover(106) is spaced apart from an upper portion of the bake plate as much as a predetermined distance. The shutter(102) is capable of correcting the wafer to be in place by using an inner wall of the same parallel with a side of the bake plate. The driving part(104) is used for moving the shutter up and down.
Abstract translation: 目的：提供晶圆烘焙设备，通过使用快门校正晶片的位置来减少晶片加载中的故障。 构成：晶片烘烤装置包括烘烤板，盖，快门和驱动部。 烘烤板（100）用于加热晶片（W）。 盖（106）与烘烤板的上部隔开预定的距离。 快门（102）能够通过使用与烘烤板的一侧平行的内壁来校正晶片到位。 驱动部分（104）用于上下移动快门。
-
公开(公告)号：KR1019980014179A
公开(公告)日：1998-05-15
申请号：KR1019960033035
申请日：1996-08-08
Applicant: 삼성전자주식회사
IPC: H01L21/027
Abstract: 신규한 반도체 노광장치의 레벨링 장치가 개시된다. 본 발명은 웨이퍼 상에 콜리메이터 렌즈를 통해 레이저 빔을 투사하여 반사된 빔을 집광렌즈를 통하여 위치 검출수단에 의해 검출하여 웨이퍼의 기울어짐 정도를 보상하는 스테퍼의 레벨링 장치에 있어서, 상기 콜리메이터 렌즈와 웨이퍼와의 사이에 노광하고자 하는 칩의 크기에 따라 임의로 그 크기를 선택할 수 있도록 다양한 크기의 홀을 갖는 리볼보(revolver) 형상의 보정수단을 구비한다.
-
-
公开(公告)号：KR2019970015290U
公开(公告)日：1997-04-28
申请号：KR2019950025585
申请日：1995-09-21
Applicant: 삼성전자주식회사
IPC: H01L21/027
Abstract: 본고안은반도체장치제조장치에관한것으로서, 특히노광시포커스(focus)를웨이퍼에정확히맞추기위한반도체장치제조장치에관한것이다. 반도체장지제조공정중노광을위한반도체장치제조장치는, 웨이퍼스테이지상에노광시의포커스검출포커스불량을방지하기위하여웨이퍼와같은두께의위치조정가이드를갖는것을특징으로한다. 본고안에따른반도체장치제조장치는해머대신에웨이퍼와같은두께위치조정가이드를적용함으로써가장자리다이에대하여노광전 포커스체크시마치가장자리다이가웨이퍼내에존재하는효과를유발하게되고이러한효과가포커스불량을방지하게된다.
-
公开(公告)号：KR1020160063627A
公开(公告)日：2016-06-07
申请号：KR1020140167105
申请日：2014-11-27
Applicant: 삼성전자주식회사
IPC: G03F7/20 , H01L21/027
CPC classification number: G01M3/26 , G01M3/202 , G01M3/3227 , G03F7/20 , G03F7/2002 , H01L21/027
Abstract: 액체누출감지장치및 방법이제공된다. 상기액체누출감지장치는, 컬렉터미러모듈(collector mirror module), 상기컬렉터미러모듈의일면으로쿨링워터(cooling water)를제공하는쿨링부, 상기쿨링부내로수용성가스를제공하는가스공급부, 및상기쿨링부외부로누출된수용성가스를센싱하는센싱부를포함한다.
Abstract translation: 提供了一种液体泄漏检测装置和光刻装置的方法，其可以防止集电镜受到供应到极紫外（EUV）光产生装置的集电镜的冷却水泄漏的污染。 液体泄漏检测装置包括：收集器反射镜模块; 冷却单元，其构造成将冷却水供给到所述集光镜模块的一个表面; 气体供给单元，其构造成将水溶性气体供给到所述冷却单元; 以及感测单元，被配置为感测泄漏到冷却单元的外部的水溶性气体。
-
Patent Agency Ranking
公开(公告)号：KR1020090009441A
公开(公告)日：2009-01-23
申请号：KR1020070072720
申请日：2007-07-20
Applicant: 삼성전자주식회사
Inventor： 이재필
IPC: H01L21/66 , H01L21/027 , H01L21/3065
CPC classification number: H01L22/34 , H01L2924/0002 , G03F7/70608 , G03F7/70616 , H01L21/0274 , H01L21/30655 , H01L2924/00
Abstract: A test structure of a semiconductor device and a forming method thereof are provided to enable a conductive pattern to function as a dummy pattern preventing etching damage of circuit patterns and function as an antenna sensing plasma damage, thereby reducing a scribe lane area and a net die area. A test structure of a semiconductor device comprises a transistor(130), a conductive pattern(160) and a pad unit. The transistor is formed on a substrate(100) in which circuit patterns are formed. The conductive pattern reduces etching damage of the circuit patterns or is used for arrangement of the circuit patterns, and senses plasma damage by being connected to the transistor. The pad unit is connected to the transistor so as to supply an electric signal to the transistor. The conductive pattern comprises a first conductive line(162) and a second conductive line(164). According as the conductive pattern sensing the plasma damage is used even as an align pattern or a dummy pattern, high integration of the semiconductor device can be achieved. .
Abstract translation: 提供半导体器件的测试结构及其形成方法，以使导电图案能够用作防止电路图案的蚀刻损伤的虚拟图案，并且用作感测等离子体损伤的天线，从而减少刻划线路区域和网模 区。 半导体器件的测试结构包括晶体管（130），导电图案（160）和焊盘单元。 晶体管形成在形成有电路图案的基板（100）上。 导电图案减少了电路图案的蚀刻损伤，或者用于布置电路图案，并且通过连接到晶体管来感测等离子体损伤。 焊盘单元连接到晶体管，以便向晶体管提供电信号。 导电图案包括第一导线（162）和第二导线（164）。 根据感测的导电图案，甚至使用等离子体损伤作为对准图案或虚设图案，可以实现半导体器件的高集成度。 。
-
公开(公告)号：KR100735742B1
公开(公告)日：2007-07-06
申请号：KR1020010011454
申请日：2001-03-06
Applicant: 삼성전자주식회사
IPC: H01L21/00
Abstract: 본 발명은 반도체 제조장치의 베이크 플레이트에 관한 것으로, 본 발명에 따른 베이크 플레이트는 열원; 열원으로부터 가해진 열에 의하여 웨이퍼가 가열되도록 웨이퍼가 안착되는 안착부; 안착부의 가장자리 부분에 안착부와 일체로 상향 돌출 형성되어 안착부에 안착된 웨이퍼의 미끄러짐을 방지하는 미끄럼 방지부; 안착부를 상하로 관통하여 설치되되 웨이퍼가 안착부로 이송되어 안착되도록 상하 구동하는 다수의 지지핀을 구비한 것으로, 이러한 본 발명에 따른 반도체 제조장치의 베이크 플레이트에 마련된 미끄럼 방지부는 내측면이 외향 상향 경사지게 형성되어 있기 때문에 웨이퍼의 미끄러짐에 의한 웨이퍼의 위치 이탈을 방지할 수 있고, 또한 미끄럼 방지부가 안착부와 일체로 형성되어 있기 때문에 웨이퍼에 대한 가열온도가 균일하여 이후 반도체 미세 회로패턴이 보다 균일하게 형성될 수 있도록 하는 효과가 있다.
-
-
公开(公告)号：KR1020020071338A
公开(公告)日：2002-09-12
申请号：KR1020010011454
申请日：2001-03-06
Applicant: 삼성전자주식회사
IPC: H01L21/00
Abstract: PURPOSE: A bake plate for a semiconductor manufacturing apparatus is provided to reduce a manufacturing cost of the bake plate by forming a sliding prevention part on the bake plate as one body. CONSTITUTION: A bake plate(100) for a semiconductor manufacturing apparatus comprises a seating portion(110), a sliding prevention part(120) having a protrusion portion formed on the edge portion of the seating portion(110) so as to prevent a wafer sliding, thermal sources formed in the seating portion(110) for heating the wafer(140) through the bake plate(100) and supporting pins(130) capable of moving up and down.
Abstract translation: 目的：提供一种用于半导体制造装置的烘烤板，用于通过在烘烤板上形成作为一体的防滑部分来降低烘烤板的制造成本。 构成：用于半导体制造装置的烘烤板（100）包括座部（110），防滑部（120），其具有形成在座部（110）的边缘部上的突出部，以防止晶片 形成在座部（110）中的用于通过烘烤板（100）加热晶片（140）的滑动式热源和能够上下移动的支撑销（130）。
-
公开(公告)号：KR1020010073369A
公开(公告)日：2001-08-01
申请号：KR1020000001718
申请日：2000-01-14
Applicant: 삼성전자주식회사
IPC: H01L21/66
Abstract: PURPOSE: A method for forming an overlay key of a semiconductor device is provided to prevent a measurement error of an overlay key of a large pattern from being generated. CONSTITUTION: An oxide film(102) is formed on a semiconductor substrate(100) as an inter-layer dielectric. An anti-reflective coating(104) is formed on an upper part of the oxide film(102) to prevent a light from being reflected on a surface of the oxide film(102) during a photo process. A photoresist pattern(106) is formed on an upper part of the anti-reflective coating(104). Here, the anti-reflective coating(104) is formed of SiON or SiNx, where x is a natural number. When the light such as laser is emitted on an upper part of the resultant, the light on a portion where the overlay key is formed is prevented from being reflected on the surface of the oxide film(102) due to the anti-reflective coating(104). Thus, a defocused image path is blocked, thereby preventing the overlay key from being varied in size.
Abstract translation: 目的：提供一种用于形成半导体器件的覆盖键的方法，以防止产生大图案的覆盖键的测量误差。 构成：作为层间电介质，在半导体基板（100）上形成氧化膜（102）。 在氧化膜（102）的上部形成有抗反射涂层（104），以防止在照相处理期间光在氧化膜（102）的表面上被反射。 在抗反射涂层（104）的上部形成有光致抗蚀剂图案（106）。 这里，抗反射涂层（104）由SiON或SiNx形成，其中x是自然数。 当在所得结果的上部发射诸如激光的光时，防止形成覆盖键的部分上的光由于防反射涂层而被反射在氧化膜（102）的表面上 104）。 因此，散焦图像路径被阻挡，从而防止重叠键的大小变化。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.021 seconds)
