-
-
公开(公告)号:KR1019970072417A
公开(公告)日:1997-11-07
申请号:KR1019960012547
申请日:1996-04-24
Applicant: 삼성전자주식회사
IPC: H01L27/108
Abstract: 제조수율을 향상시킬 수 있는 반도체 장치의 커패시터 제조방법에 관하여 개시한다. 본 발명은 반도체 기판상에 평탄화 절연막을 형성하는 단계와, 상기 평탄화 절연막 상에 제1절연막 및 제2절연막을 형성하는 단계와, 상기 제2절연막, 제1절연막 및 평탄화절연막을 식각하여 상기 반도체 기판을 노출하는 콘택홀을 형성하는 단계와; 상기 콘택홀의 측벽에 스페이서를 형성하는 단계와, 상기 스페이서가 형성된 기판의 전면에 상기 콘택홀을 매립하도록 제1도전층을 형성하는 단계와, 상기 제1도전층을 패터닝하여 스토리지 전극을 형성하는 단계와, 상기 스토리지 전극의 형성되어 있는 제2절연막 및 제1절연막을 식각하는 단계와, 상기 스토리지 전극이 형성된 기판의 전면에 유전체막 및 플레이트 전극을 형성하는 단계를 포함한다. 본 발명의 커패시터 제조방법은 스페이서 형성 전에 실리콘 질화막을 형성함으로써 제조수율을 향상시킬 수 있다.
-
公开(公告)号:KR1019970018072A
公开(公告)日:1997-04-30
申请号:KR1019950032977
申请日:1995-09-29
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 미세 접촉창을 형성할 수 있는 반도체 장치의 제조 방법에 관하여 개시한다. 본 발명은 층간 절연층 위에 다결정 실리콘막을 형성하고, 포토레지스트 패턴을 마스크로 상기 다결정 실리콘막을 경사 식각하여 상기 포토레지스트 패턴보다 작은 개구부를 형성한다. 그리고, 상기 개구부를 마스크로 상기 층간 절연층을 식각하여 상기 층간 절연층에 미세 접촉창을 형성할 수 있다.
-
-
-
-
-
公开(公告)号:KR1020140009712A
公开(公告)日:2014-01-23
申请号:KR1020120076215
申请日:2012-07-12
Applicant: 삼성전자주식회사
IPC: G11C5/14
CPC classification number: G05F1/10 , G05F1/56 , G05F1/565 , G11C5/14 , G11C29/021 , G11C29/028 , H02J1/00 , Y10T307/406
Abstract: Provided is a voltage regulator. The voltage regulator includes a power source terminal to which power is supplied, an output terminal which outputs a load current, a first transistor which is connected between the power source terminal and the output terminal, generates a first current by being enabled with a signal applied from an amplifying unit in a first mode, and supplies the first current to the output terminal, and a second transistor which is connected between the power source terminal and the output terminal, generates a second current which is different from the first current by being enabled with the signal applied from the amplifying unit in a second mode, and outputs the second current to the output terminal. The first transistor is enabled in the second mode. The second transistor is disabled in the first mode.
Abstract translation: 提供电压调节器。 电压调节器包括供电的电源端子,输出负载电流的输出端子,连接在电源端子和输出端子之间的第一晶体管通过施加的信号而产生第一电流 从第一模式的放大单元提供第一电流,并将第一电流提供给输出端,连接在电源端和输出端之间的第二晶体管通过使能而产生与第一电流不同的第二电流 在第二模式中从放大单元施加的信号,并将第二电流输出到输出端。 在第二模式中第一晶体管被使能。 第二个晶体管在第一个模式下被禁止。
-
-
-
-
-
-
-
-