-
公开(公告)号：KR102224848B1
公开(公告)日：2021-03-08
申请号：KR1020140134475A
申请日：2014-10-06
Applicant: 삼성전자주식회사
IPC: H01L33/50
CPC classification number: H01L33/48 , H01L33/502 , H01L22/24 , H01L33/0095 , H01L33/486 , H01L33/505 , H01L33/507 , H01L33/54 , H01L33/58 , G01B11/0658 , H01L2224/16225 , H01L2924/181 , H01L2924/1815 , H01L2933/0033 , H01L2933/0041 , H01L2933/005 , H01L2933/0058
Abstract: 발광 소자 패키지 제조 방법은 제1 면 및 제1 면에 대향하는 제2 면을 구비한 캐리어를 준비하는 단계와, 캐리어의 제1 면 상에 형광막을 형성하는 단계와, 캐리어의 제2 면 방향에서 테스트 발광 소자를 이용하여 제1 광을 방출하는 단계와, 제1 광 중 형광막을 통과한 제2 광을 분석하여, 형광막의 두께를 측정하는 단계를 포함한다.
-
公开(公告)号：WO2015105280A1
公开(公告)日：2015-07-16
申请号：PCT/KR2014/011829
申请日：2014-12-04
Applicant: 삼성전자주식회사
CPC classification number: H04L27/2621 , H04B1/04 , H04B1/0475 , H04B1/62
Abstract: 본 발명은 송신 신호의 PAR(Peak to Average Ratio)를 감소시키기 위한 것으로, 송신 장치는, 송신 신호의 피크(peak) 성분에 대응하는 제거 펄스(cancellation pulse)를 생성하는 생성부와, 상기 제거 펄스를 이용하여 상기 피크 성분을 감쇄시키는 제거부를 포함한다. 또한, 본 발명은 상술한 실시 예와 다른 실시 예들도 포함한다.
Abstract translation: 本发明的目的是降低传输信号的峰均比（PAR）。 发送装置包括：生成部，生成与发送信号的峰值分量对应的消除脉冲; 以及消除部分，用于使用消除脉冲衰减峰值分量。 此外，本发明包括除了上述实施例之外的一些实施例。
-
公开(公告)号：KR1020170047582A
公开(公告)日：2017-05-08
申请号：KR1020150147869
申请日：2015-10-23
Applicant: 삼성전자주식회사
IPC: H01L27/02 , H01L29/423
CPC classification number: H01L23/5286 , H01L21/28518 , H01L21/823814 , H01L21/823821 , H01L21/823871 , H01L21/823878 , H01L27/0207 , H01L27/092 , H01L27/0924 , H01L29/0653 , H01L29/0847 , H01L29/1608 , H01L29/161 , H01L29/165 , H01L29/66545 , H01L29/7848
Abstract: 로직반도체소자는수평방향으로연장하며수직방향으로서로이격된복수의액티브패턴들, 액티브패턴들을한정하는소자분리막, 액티브패턴들및 소자분리막상부에서수직방향으로연장하며수평방향으로서로이격된복수의게이트패턴들, 게이트패턴들의상부에서수평방향으로연장하는복수의하층배선들, 하층배선들의상부에서수직방향으로연장하는상층배선들, 및상층배선의저면으로부터하층배선의저면아래까지연장되며상층배선들중 적어도하나의상층배선과상기게이트패턴들중 적어도하나의게이트패턴을연결시키는관통콘택을포함한다.
Abstract translation: 在水平方向上延伸并且在多个在垂直方向上彼此间隔开的延伸逻辑半导体器件中，在器件隔离膜，有源图案和所述器件隔离膜顶部限定在垂直方向上的有源图案，以及多个在水平方向上彼此间隔开的所述有源图案 栅极图案，多个从所述栅极图案的顶部的水平方向延伸的下层布线的，并从上层布线线路延伸，并且在垂直方向上从上述下层布线的顶部延伸到下层布线上布线的底表面的底部上布线的底面 以及至少一个栅极图案的至少一个栅极图案。
-
公开(公告)号：KR1020160094639A
公开(公告)日：2016-08-10
申请号：KR1020150015848
申请日：2015-02-02
Applicant: 삼성전자주식회사
CPC classification number: H04L7/02 , H04B17/10 , H04B17/101 , H04B17/19 , H04L1/244 , H04L7/0008 , H04L7/0016 , H04L7/0029 , H04B17/104 , H04B17/14
Abstract: 본발명은무선주파수유닛의입출력신호동기화방법에관한것으로, 본발명에따른무선주파수유닛의입출력신호동기화방법은상기무선주파수유닛의동작주파수범위이외의주파수에위치한테스트신호를기저대역신호에더하여 Tx(transmitter: Tx) 입력신호를생성하는단계, 상기 Tx 입력신호및 상기입력신호가 Tx 기능블록을통해출력된 Tx 출력신호를수집하는단계, 상기수집결과에기반하여상기 Tx 입력신호와상기 Tx 출력신호의동기를일치시키는단계를포함하는것을특징으로한다.
Abstract translation: 本发明涉及一种通过射频单元同步输入/输出信号的方法。 根据本发明的用于通过射频单元同步输入/输出信号的方法包括以下步骤：通过将位于频率范围外的频率的测试信号加到基带信号来产生发射机（Tx）输入信号 射频单元的操作频率范围; 收集Tx输入信号和通过Tx功能块输出输入信号而获得的Tx输出信号; 并且基于收集的结果来同步Tx输入信号和Tx输出信号。 由此，能够容易地进行与射频单元同步的输入输出信号，而不会影响基带信号的特性。
-
公开(公告)号：KR200466082Y1
公开(公告)日：2013-04-03
申请号：KR2020110007424
申请日：2011-08-17
Abstract: 반도체 소자를 몰딩하기 위한 장치에 있어서, 상기 장치는 상부 금형과 하부 금형을 포함하며 상기 상부 금형과 하부 금형 사이에서 형성되는 캐버티를 이용하여 반도체 소자를 몰딩한다. 상기 상부 금형은 사각의 프레임 형태를 가지며 상기 캐버티의 측면들을 제공하는 상부 체이스 블록과, 상기 체이스 블록 내에서 수직 방향으로 이동 가능하도록 배치되어 상기 캐버티의 상부면을 제공하는 상부 캐버티 블록과, 상기 상부 캐버티 블록과 연결되며 상기 상부 캐버티 블록의 높이를 조절하는 높이 조절부를 포함한다. 따라서, 목적하는 몰딩 두께에 따라 상부 금형을 분해 및 재조립하는 번거로움을 제거할 수 있으며, 또한 상기 몰딩 장치의 가동률을 크게 향상시킬 수 있다.
-
Patent Agency Ranking
-
7.发明公开
公开(公告)号：KR1020050082659A
公开(公告)日：2005-08-24
申请号：KR1020040011162
申请日：2004-02-19
Applicant: 삼성전자주식회사
IPC: H04B7/02
Abstract: 본 발명은 스마트 안테나가 적용된 이동 통신 시스템에서 순방향 패킷 데이터 전송률을 향상시킬 수 있는 방법 및 이를 이용한 기지국 장치에 대한 것으로서, 이는 이동 단말로부터 피드백 된 파일롯 신호 대 잡음비(Pilot Ec/Nt)를 이용하여 순방향 패킷 데이터가 전송되는 이동 단말의 패킷 신호 대 잡음비(Packet Ec/Nt)를 추정하고, 상기 추정된 패킷 신호 대 잡음비(Packet Ec/Nt)에 송신빔의 방향과 빔 폭을 고려한 순방향 송신빔의 이득값을 산출한 후, 그 이득값이 가산된 패킷 신호 대 잡음비(SA_Packet Ec/Nt)를 추정하여 순방향 패킷 데이터의 전송률을 결정함을 특징으로 한다. 따라서 본 발명에 의하면, 스마트 안테나 사용에 기인한 송신빔의 이득값을 고려하여 이동 단말이 실제 가용할 수 있는 패킷 신호 대 잡음비를 보다 정확히 추정하고, 이를 통해 이동 단말로의 패킷 데이터 전송률을 더욱 향상시킬 수 있다.
-
公开(公告)号：KR1020080054073A
公开(公告)日：2008-06-17
申请号：KR1020060126196
申请日：2006-12-12
Applicant: 삼성전자주식회사
Inventor： 임재형
IPC: H04L12/28
CPC classification number: H04L12/2898 , G06F17/5054
Abstract: A data transmitting/receiving apparatus in a communication system is provided to remove an expensive dual port RAM(Random Access Memory) and generate the same data transmission effect as storing data in a DRAM, thereby reducing a development cost when implementing a system and simply implementing the system. A network process unit block(200) receives Ethernet packet data in a network upper layer, and stores the Ethernet packet data. An FPGA(Field-Programmable Gate Array)(210) reads/writes the Ethernet packet data, and provides an interface of a cluster bus and a PCI(Peripheral Component Interconnect) bus. A modem block(220) performs a cluster bus function for accessing the Ether packet data.
Abstract translation: 提供通信系统中的数据发送/接收装置以去除昂贵的双端口RAM（随机存取存储器）并且产生与在DRAM中存储数据相同的数据传输效果，从而在实现系统时简化实现 系统。 网络处理单元块（200）在网络上层接收以太网分组数据，并存储以太网分组数据。 FPGA（现场可编程门阵列）（210）读/写以太网分组数据，并提供集群总线和PCI（外围组件互连）总线的接口。 调制解调器块（220）执行用于访问以太分组数据的集群总线功能。
-
公开(公告)号：KR1020160040929A
公开(公告)日：2016-04-15
申请号：KR1020140134475
申请日：2014-10-06
Applicant: 삼성전자주식회사
IPC: H01L33/50
CPC classification number: H01L33/502 , G01B11/0658 , H01L22/24 , H01L33/0095 , H01L33/486 , H01L33/505 , H01L33/54 , H01L33/58 , H01L2224/16225 , H01L2924/181 , H01L2924/1815 , H01L2933/0033 , H01L2933/0041 , H01L2933/005 , H01L2933/0058 , H01L2924/00012
Abstract: 발광소자패키지제조방법은제1 면및 제1 면에대향하는제2 면을구비한캐리어를준비하는단계와, 캐리어의제1 면상에형광막을형성하는단계와, 캐리어의제2 면방향에서테스트발광소자를이용하여제1 광을방출하는단계와, 제1 광중 형광막을통과한제2 광을분석하여, 형광막의두께를측정하는단계를포함한다.
Abstract translation: 一种制造发光器件封装的方法，包括以下步骤：制备具有与第一表面相对的第一表面和第二表面的载体; 在载体的第一表面上形成荧光体层; 通过使用测试发光器件在载体的第二表面方向上发射第一光; 并分析通过荧光体层的第二光以测量荧光体层的厚度。 因此，即使在荧光体层完全成型和硬化之前，该方法也可以容易地测量荧光体层的厚度。
-
公开(公告)号：KR1020070076999A
公开(公告)日：2007-07-25
申请号：KR1020060006605
申请日：2006-01-21
Applicant: 삼성전자주식회사
Inventor： 임재형
CPC classification number: H04L69/321 , G06F13/4282 , H04L12/66
Abstract: A method and an apparatus for transmitting data between heterogeneous interface network system modules are provided to process and transmit packet data at high speed by processing packet data when the modules in the system are synchronized as the same reference clock. A method for transmitting data between heterogeneous interface network system modules includes the steps of: generating a reference clock of modules using heterogeneous interfaces when first interface data among the heterogeneous interfaces is received; synchronizing the modules in a generated reference clock and performing a predetermined processing by transmitting the first interface data to synchronized modules; and transmitting processed data to modules using a second interface.
Abstract translation: 提供了一种用于在异构接口网络系统模块之间发送数据的方法和装置，用于当系统中的模块被同步作为相同的参考时钟时通过处理分组数据来高速处理和发送分组数据。 一种用于在异构接口网络系统模块之间发送数据的方法包括以下步骤：当接收到异构接口中的第一接口数据时，使用异构接口生成模块的参考时钟; 在所生成的参考时钟中同步模块并通过将第一接口数据发送到同步模块来执行预定的处理; 以及使用第二接口将处理的数据发送到模块。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.02 seconds)
