-
公开(公告)号：KR101626528B1
公开(公告)日：2016-06-01
申请号：KR1020090054980
申请日：2009-06-19
Applicant: 삼성전자주식회사
Inventor： 전수창
CPC classification number: G11C16/26 , G11C11/5642 , G11C16/04 , G11C16/20 , G11C29/028 , G11C29/50 , G11C29/50004 , G11C29/52
Abstract: 플래시메모리장치및 이의데이터독출방법이개시된다. 본발명의실시예에따른플래시메모리장치에서의데이터독출방법에있어서, 테스트데이터에대한독출이패스가될 때까지, 테스트독출전압의전압레벨을변경하여, 상기테스트데이터에대한독출을반복하는단계; 상기테스트데이터의독출을패스되게하는가장작은전압레벨을갖는테스트독출전압을, 노말데이터를독출하기위해상기플래시메모리장치의메모리셀 어레이에처음으로인가되는독출전압인독출리트라이시작전압으로설정하는단계; 및상기독출리트라이시작전압으로독출하고자하는노말데이터에대한독출을수행하는단계를구비한다.
-
Patent Agency Ranking
公开(公告)号：KR1020160038160A
公开(公告)日：2016-04-07
申请号：KR1020140130236
申请日：2014-09-29
Applicant: 삼성전자주식회사
CPC classification number: G11C16/24 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/16 , G11C16/26 , G11C16/32 , G11C16/3459 , G11C2207/005
Abstract: 본발명에따른제 1 및제 2 비트라인에각각연결되는제 1 및제 2 페이지버퍼를포함하는불 휘발성메모리장치의동작방법은: 상기제 1 페이지버퍼의제 1 래치에저장된데이터에따라상기제 1 페이지버퍼의제 1 및제 2 래치노드를제 1 레벨로바이어스하는단계; 상기제 1 래치노드와인접한, 상기제 2 페이지버퍼의센싱노드를프리차지하는단계; 그리고상기센싱노드를프리차지하는동안상기제 1 래치에저장된데이터를상기제 1 페이지버퍼의제 2 래치로덤핑하는단계를포함하되, 상기센싱노드의프리차지동작이완료된후에도, 상기제 1 래치노드는상기제 1 레벨로유지되도록제어된다.
Abstract translation: 本发明的目的是提供一种能够减少位线的预充电时间的非易失性存储装置及其操作方法。 非易失性存储器件包括分别连接到第一和第二位线的第一和第二页缓冲器。 根据本发明，非易失性存储器件的操作方法包括以下步骤：响应于存储在第一页缓冲器的第一锁存器中的数据，将第一页缓冲器的第一和第二锁存节点偏置到第一电平; 对与第一锁存节点相邻的第二页缓冲器的感测节点进行预充电; 以及将所述第一锁存器中存储的数据转储到所述第一页缓冲器的第二锁存器，同时对所述感测节点进行预充电。 在完成感测节点的预充电操作之后，第一锁存节点被控制为保持在第一电平。
-
公开(公告)号：KR1020110127480A
公开(公告)日：2011-11-25
申请号：KR1020100046987
申请日：2010-05-19
Applicant: 삼성전자주식회사
CPC classification number: G11C16/26 , G11C16/08 , G11C16/3427 , G11C2216/14
Abstract: PURPOSE: A semiconductor memory device and operation method thereof are provided to increase the data read performance by performing sensing operation of flash memory data and sensed data. CONSTITUTION: A flash memory(200) includes a page and even/odd bit lines. A memory controller(300) controls the flash memory. The flash memory discriminates the order of even/odd sensing corresponding to a sector that is received from the memory controller and performs the even/odd sensing according to an order of data.
Abstract translation: 目的：提供一种半导体存储器件及其操作方法，通过执行闪存数据和感测数据的检测操作来增加数据读取性能。 构成：闪存（200）包括页面和偶数/奇数位线。 存储器控制器（300）控制闪存。 闪速存储器鉴别与从存储器控制器接收到的扇区相对应的偶/奇检测的顺序，并根据数据顺序执行偶/奇检测。
-
公开(公告)号：KR1020100136729A
公开(公告)日：2010-12-29
申请号：KR1020090054980
申请日：2009-06-19
Applicant: 삼성전자주식회사
Inventor： 전수창
CPC classification number: G11C16/26 , G11C11/5642 , G11C16/04 , G11C16/20 , G11C29/028 , G11C29/50 , G11C29/50004 , G11C29/52
Abstract: PURPOSE: A flash memory device and a data reading method are provided to increase the lifetime of a flash memory by filtering data to be stored in the flash memory. CONSTITUTION: A memory cell array(110) comprises a test block. A controller(160) changes the voltage level of a test read voltage. The controller repeatedly reads test data if the power is applied to the flash memory device. A read retry start voltage setting unit(180) sets a test read voltage with the smallest voltage level to pass the read of the test data as a read retry start voltage.
Abstract translation: 目的：提供闪速存储器件和数据读取方法，以通过过滤要存储在闪速存储器中的数据来增加闪速存储器的寿命。 构成：存储单元阵列（110）包括测试块。 控制器（160）改变测试读取电压的电压电平。 如果电源施加到闪存设备，控制器将重复读取测试数据。 读取重试开始电压设定单元（180）设置具有最小电压电平的测试读取电压，以将读取的测试数据作为读取重试开始电压。
-
公开(公告)号：KR102248835B1
公开(公告)日：2021-05-10
申请号：KR1020140130236
申请日：2014-09-29
Applicant: 삼성전자주식회사
Abstract: 본발명에따른제 1 및제 2 비트라인에각각연결되는제 1 및제 2 페이지버퍼를포함하는불 휘발성메모리장치의동작방법은: 상기제 1 페이지버퍼의제 1 래치에저장된데이터에따라상기제 1 페이지버퍼의제 1 및제 2 래치노드를제 1 레벨로바이어스하는단계; 상기제 1 래치노드와인접한, 상기제 2 페이지버퍼의센싱노드를프리차지하는단계; 그리고상기센싱노드를프리차지하는동안상기제 1 래치에저장된데이터를상기제 1 페이지버퍼의제 2 래치로덤핑하는단계를포함하되, 상기센싱노드의프리차지동작이완료된후에도, 상기제 1 래치노드는상기제 1 레벨로유지되도록제어된다.
-
公开(公告)号：KR101685636B1
公开(公告)日：2016-12-13
申请号：KR1020100046987
申请日：2010-05-19
Applicant: 삼성전자주식회사
CPC classification number: G11C16/26 , G11C16/08 , G11C16/3427 , G11C2216/14
Abstract: 본발명의목적은향상된데이터독출성능을가지는반도체메모리장치및 그것의동작방법을제공함에있다. 본발명의실시예에따른반도체메모리장치는섹터단위로엑세스되는복수의메모리셀들을포함하는페이지, 그리고상기복수의메모리셀들에연결된짝수비트라인들및 홀수비트라인들을포함하는플래시메모리; 및상기플래시메모리를제어하도록구성되는메모리컨트롤러를포함하고, 상기플래시메모리는읽기동작시에, 상기컨트롤러로부터수신된적어도하나의섹터에대응하는읽기주소에기반하여짝수센싱(even sensing) 및홀수센싱(odd sensing)의순서를판별하고, 상기판별된순서에따라상기짝수센싱및 홀수센싱을수행하도록구성되고, 상기짝수센싱시에상기플래시메모리는상기짝수비트라인들에연결된메모리셀들의데이터를센싱하고, 상기홀수센싱시에상기플래시메모리는상기홀수비트라인들에연결된메모리셀들의데이터를센싱하도록구성된다.
Abstract translation: 一种包括闪存的半导体存储器件，包括页面，其中所述页面包括连接到所述闪速存储器的偶数位线和奇数位线的多个存储单元，并且所述存储器单元设置在多个扇区中。 半导体存储器件还包括存储器控制器，其被配置为向闪速存储器提供识别要读取的扇区的读地址。 闪速存储器被配置为基于读取地址确定偶数检测和奇数检测的顺序，并根据确定的顺序执行偶检测和奇检测。 另外，闪速存储器被配置为感测至少一个识别的扇区的数据，该数据包括在偶数感测期间连接到偶位线的存储器单元的数据，并且感测至少一个所识别的扇区的数据，该数据包括连接到奇数位线的存储器单元 奇感。
-
-
-
-
-
Search Results
6
records
(took 0.019 seconds)
