公开(公告)号：KR1020090129753A

公开(公告)日：2009-12-17

申请号：KR1020080055834

申请日：2008-06-13

Applicant: 삼성전자주식회사

Inventor： 최영신 ,  정기권

IPC: H01L21/68

CPC classification number: H01L21/681

Abstract: PURPOSE: A method for alignment of a wafer and an aligning apparatus using of it are provided to prevent a failure of processing a wafer in advance by arranging a wafer coated with a resin layer easily. CONSTITUTION: In a device, a wafer mounted on a work table and a notch is detected by a camera(S1). The notch is defined an image having at least one notch points. At least one reference point detected on the image is protruded by using notch point(S3). The center of the reference line is recognized(S4). The reference line is extracted from the center point at the image in which a virtual line having a command angle(S5). The central line of the wafer is extracted by using the virtual line(S6). The wafer is aligned to align an alignment line of the work table and the central line of wafer by using an aligning device(S7).

Abstract translation: 目的：提供一种用于对准晶片和使用其的定位装置的方法，以通过将涂布有树脂层的晶片容易地布置来预防处理晶片的故障。 构成：在设备中，通过照相机检测安装在工作台和凹口上的晶片（S1）。 凹口被限定为具有至少一个切口点的图像。 通过使用缺口点（S3）突出图像上检测到的至少一个参考点。 识别参考线的中心（S4）。 从具有指令角的虚拟线的图像的中心点提取参考线（S5）。 通过虚拟线提取晶片的中心线（S6）。 将晶片对准以通过使用对准装置对准工作台的对准线和晶片的中心线（S7）。

公开(公告)号：KR1020090057654A

公开(公告)日：2009-06-08

申请号：KR1020070124328

申请日：2007-12-03

Applicant: 삼성전자주식회사

Inventor： 한일영 ,  우메모토 ,  정기권 ,  최영신 ,  윤재명

IPC: G01J1/02

CPC classification number: G01B11/272 ,  B32B37/06 ,  B32B37/1018 ,  B32B38/1841 ,  B32B41/00 ,  B32B2310/028 ,  B32B2457/08

Abstract: An alignment inspecting method and an alignment inspecting apparatus are provided to align semiconductor chips welded into the junction location on a substrate. An alignment inspecting method comprises: a step of making the light incident from a first structure to a second structure; a step of reflecting the incident light in a parallel direction of the first direction; and a step of inspecting the alignment of the second structure to the first structure by detecting the reflection light. The light is incident to the second structure along the first direction which is vertical to the first structure. The step of detecting the location of the reflection light comprises a step of detecting the deviation of the central shaft of the second structure to the first direction or the slope of the second structure to the second direction meeting at right angle to the first direction. A reflecting module(310) is at the second structure.

Abstract translation: 提供对准检查方法和对准检查装置以对准焊接到衬底上的接合位置的半导体芯片。 对准检查方法包括：使从第一结构入射的光到第二结构的步骤; 将入射光沿第一方向的平行方向反射的步骤; 以及通过检测反射光来检查第二结构与第一结构的对准的步骤。 光沿着与第一结构垂直的第一方向入射到第二结构。 检测反射光的位置的步骤包括检测第二结构的中心轴与第一方向或第二结构的斜率相对于与第一方向成直角的第二方向的偏差的步骤。 反射模块（310）处于第二结构。

公开(公告)号：KR100712526B1

公开(公告)日：2007-04-30

申请号：KR1020050074916

申请日：2005-08-16

Applicant: 삼성전자주식회사

Inventor： 정세영 ,  손기영 ,  정기권 ,  황현

IPC: H01L21/60 ,  H01L23/48

CPC classification number: H01L23/49582 ,  H01L21/4835 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2224/45099 ,  H01L2924/00

Abstract: 휘스커 발생을 효과적으로 억제할 수 있고 양산성 및 경제성이 있는 반도체 칩 패키지 장치 및 방법이 개시된다. 본 발명에 따른 반도체 칩 패키지 장치는 반도체 칩 패키지의 외부 단자에 도전성 도금층을 형성하기 위한 도금 모듈과, 도금층을 용융시키기 위한 것으로서 도금 모듈과 일 방향을 따라서 일렬(in-line)로 배치된 리플로우 모듈을 포함한다. 반도체 칩 패키지 장치는 도금층을 세정 및 냉각시키기 위한 것으로서 도금 모듈과 일렬로 배열된 린즈 모듈을 더 포함할 수 있다.

公开(公告)号：KR100539271B1

公开(公告)日：2005-12-27

申请号：KR1020040058363

申请日：2004-07-26

Applicant: 삼성전자주식회사

Inventor： 정기권 ,  황현

IPC: H01L21/52

Abstract: 공정을 단순화시킬 수 있는 휨 방지 재질을 사용하는 반도체 칩의 다이 접착 방법에 관해 개시한다. 이를 위해 본 발명은 앞면에 접착수단을 통해 휨 방지 재질이 형성된 단위 반도체 칩을 기본 프레임의 다이패드에 부착함과 동시에 휨 방지 재질을 분리시켜 제거한다. 따라서 별도의 공정을 거치지 않고 휨 방지 재질을 제거하기 때문에 공정을 단순화시킬 수 있다.

公开(公告)号：KR1020010056904A

公开(公告)日：2001-07-04

申请号：KR1019990058576

申请日：1999-12-17

Applicant: 삼성전자주식회사

Inventor： 정기권

IPC: H01L23/34

Abstract: PURPOSE: An apparatus for curing a semiconductor package and a curing method using the same are provided to prevent warpage of a semiconductor package in a curing process after performing a molding process. CONSTITUTION: A curing oven has an inner space to provide a temperature condition for performing stably a curing process of a molding resin during a predetermined time. A compressor(14) is installed within the curing oven to compress a plurality of lead frame strip(24) loaded on a magazine(20). The compressor(14) prevents the warpage of a semiconductor package during the curing process. The compressor(14) is formed with a compressing plate(16) for compressing the lead frame(24) and a plurality of driving shaft(18) for driving the compressing plate(16).

Abstract translation: 目的：提供一种用于固化半导体封装的装置和使用其的固化方法，以在执行模制处理之后在固化过程中防止半导体封装的翘曲。 构成：固化炉具有内部空间，以提供在预定时间内稳定地进行模塑树脂的固化过程的温度条件。 压缩机（14）安装在固化炉内以压缩装载在料盒（20）上的多个引线框架带（24）。 压缩机14在固化过程中防止半导体封装的翘曲。 压缩机（14）形成有用于压缩引线框架（24）的压缩板（16）和用于驱动压缩板（16）的多个驱动轴（18）。

公开(公告)号：KR1020100050793A

公开(公告)日：2010-05-14

申请号：KR1020080109864

申请日：2008-11-06

Applicant: 삼성전자주식회사

Inventor： 최영신 ,  정기권

IPC: H01L21/78

CPC classification number: H01L21/78

Abstract: PURPOSE: A method for manufacturing a semiconductor device is provided to improve the efficiency of a die separation provides by performing a dicing process by forming a dicing line on the rear of a semiconductor substrate. CONSTITUTION: A substrate with the front side with a circuit pattern and the rear side is prepared(S110). A photographing unit reads the information of the circuit pattern formed on the front side by transmitting the substrate on the rear(S130). A cut part is formed on the rear of the substrate(S140). A dicing line is formed by grinding the rear with a part of the cut part(S150). An expansion tape is attached to the rear of the substrate on which a dicing line is formed(S160). A plurality of chips are formed by expanding the expansion tape and separating the substrate along the dicing line(S170).

Abstract translation: 目的：提供一种制造半导体器件的方法，以通过在半导体衬底的后部形成切割线来进行切割处理来提高芯片分离的效率。 构成：准备具有电路图案和背面的正面的基板（S110）。 拍摄单元通过在背面透射基板来读取在前侧形成的电路图案的信息（S130）。 在基板的后部形成有切断部（S140）。 通过用切割部分的一部分研磨后部形成切割线（S150）。 在其上形成有切割线的基板的后部附着有膨胀带（S160）。 通过使膨胀带膨胀并沿着切割线分离基板而形成多个芯片（S170）。

公开(公告)号：KR1020080080883A

公开(公告)日：2008-09-05

申请号：KR1020070021173

申请日：2007-03-02

Applicant: 삼성전자주식회사

Inventor： 최영신 ,  정기권

IPC: H01L23/48 ,  H01L21/60

CPC classification number: H01L21/6836 ,  H01L21/02282 ,  H01L21/687 ,  H01L21/76

Abstract: A method for manufacturing a semiconductor device using an expansion ring is provided to prevent warpage of a semiconductor wafer by forming a protective layer for protecting the semiconductor wafer. A carrier tape(220) for attaching a semiconductor wafer(200) including semiconductor chips(205) divided by a scribe region(203) is supported by an expansion ring(230). A vacuum chuck table(240) including a platform part(243) corresponding to the semiconductor wafer and a holding part(241) contacting the platform part is arranged at a lower side of the carrier tape. A supporting ring(250) is loaded on the holding part of the vacuum chuck table. The carrier tape is inserted into a coupling part of the expansion ring and the supporting ring by elevating the vacuum chuck table. The carrier tape is expanded and a width of the scribe region between semiconductor chips is increased. The vacuum chuck table is moved in a lower direction.

Abstract translation: 提供一种使用膨胀环制造半导体器件的方法，用于通过形成用于保护半导体晶片的保护层来防止半导体晶片翘曲。 用于安装由划分区域（203）划分的半导体芯片（205）的半导体晶片（200）的载体带（220）由膨胀环（230）支撑。 包括对应于半导体晶片的平台部分（243）和与平台部分接触的保持部分（241）的真空卡盘台（240）布置在载带的下侧。 支撑环（250）装载在真空卡盘台的保持部上。 通过提升真空卡盘台，将载带插入到膨胀环和支撑环的联接部分中。 载带被扩展，并且半导体芯片之间的划线区域的宽度增加。 真空吸盘表向下移动。

公开(公告)号：KR100618837B1

公开(公告)日：2006-09-01

申请号：KR1020040046558

申请日：2004-06-22

Applicant: 삼성전자주식회사

Inventor： 황현 ,  정기권

IPC: H01L23/12

CPC classification number: H01L21/6835 ,  H01L23/481 ,  H01L24/81 ,  H01L24/83 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/6834 ,  H01L2224/02372 ,  H01L2224/05001 ,  H01L2224/05009 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05124 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05548 ,  H01L2224/16 ,  H01L2224/2919 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2224/83851 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/3025 ,  H01L2924/3512 ,  H01L2924/00 ,  H01L2224/05599

Abstract: 웨이퍼 레벨 패키지(WLP)를 위한 얇은 웨이퍼들의 스택(stack)을 형성하는 방법을 제시한다. 본 발명에 따르면, 제1범프가 앞면으로부터 뒷면으로 관통하게 박혀 있고 앞면에 딱딱한 판재의 유리와 같은 제1지지부가 부착된 얇은 두께의 제1웨이퍼를 준비한다. 제2범프가 앞면으로부터 뒷면으로 관통하게 박혀 있고 뒷면에 제2지지부가 부착된 얇은 두께의 제2웨이퍼를 준비한다. 제1범프의 밑단이 제2범프의 상단에 전기적으로 연결되게 제1웨이퍼를 제2웨이퍼 상에 정렬하고 접합한다. 제1웨이퍼로부터 제1지지부를 제거하고 제2웨이퍼로부터 제2지지부를 제거한다. 이때, 지지부는 발포성 접착 테이프에 의해서 웨이퍼에 부착되고, 자외선(UV) 조사 또는 열의 인가에 의해서 용이하게 떼어지게 된다. 지지부는 웨이퍼가 얇아지는 가공 공정 및 다루는 동안, 얇은 웨이퍼가 말리거나 휘는 것을 방지하여 펴 주는 역할을 한다.
웨이퍼 레벨 패키지, 웨이퍼 스택, 칩 패키지, 그라인딩, 범프

公开(公告)号：KR1020060085848A

公开(公告)日：2006-07-28

申请号：KR1020050006795

申请日：2005-01-25

Applicant: 삼성전자주식회사

Inventor： 정기권 ,  황현

IPC: H01L21/304

CPC classification number: H01L21/6836 ,  H01L21/304 ,  H01L21/30625 ,  H01L2221/68327

Abstract: 본 발명은 반도체 웨이퍼 제조 방법에 관한 것으로서, 웨이퍼의 앞면에 앞면 고정판을 부착하여 웨이퍼 뒷면 연마 공정을 진행하고, 연마된 웨이퍼의 뒷면에 뒷면 고정판을 부착한 후 앞면 고정판을 제거한다. 따라서 뒷면 연마 공정 후에 발생하는 웨이퍼 휨 현상을 효과적으로 방지하면서 전도성 범프의 형성 공정을 진행할 수 있다. 뒷면 연마 단계는 개략 연마 단계와 미세 연마 단계와 폴리싱 단계를 포함할 수 있다. 앞면 고정판과 뒷면 고정판은 각각 시트 형태의 자외선 감응 접착제 또는 열 접착제를 통하여 웨이퍼에 부착되며, 유리 또는 플라스틱과 같이 견고한 재질로 이루어진다.
전도성 범프, 웨이퍼 뒷면 연마, 웨이퍼 휨, 고정판

公开(公告)号：KR1020010036074A

公开(公告)日：2001-05-07

申请号：KR1019990042914

申请日：1999-10-05

Applicant: 삼성전자주식회사

Inventor： 정기권

IPC: H01L21/60

CPC classification number: H01L2224/48091 ,  H01L2224/48247 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: PURPOSE: A semiconductor package is provided to prevent a semiconductor chip and a metal wire from being electrically short-circuited even when the wire connecting a bonding pad with a lead becomes drooped to contact the semiconductor chip. CONSTITUTION: A semiconductor chip(10) includes a cell region, a bonding pad(11) and a scribe line(13), sawed to a predetermined size and adhered to a die pad(20) by adhesive. A circuit for processing an electrical signal is formed on the cell region. The bonding pad is composed of a plurality of columns in the center of the cell region, and adheres a wire. One end of a metal wire(30) is connected to the bonding pad, and the other end of the metal wire is connected to a lead(50), so that the metal wire transmits an electrical signal between the bonding pad and the lead. The lead transmits an electrical signal form the bonding pad to the exterior, and transmits an electrical signal from the exterior to the bonding pad. A molding unit(40) fixes the above-mentioned elements, made of epoxy molding compound. A short-circuit prevention unit(60) of a predetermined width is formed in the scribe line of the semiconductor chip.

Abstract translation: 目的：提供半导体封装以防止半导体芯片和金属线电气短路，即使连接焊盘与引线的导线下垂以接触半导体芯片。 构成：半导体芯片（10）包括单元区域，接合焊盘（11）和划线（13），锯成预定尺寸并通过粘合剂粘附到管芯焊盘（20）。 在电池区域上形成用于处理电信号的电路。 接合焊盘由在电池区域的中心的多个列组成，并粘合电线。 金属线（30）的一端连接到接合焊盘，金属线的另一端连接到引线（50），金属线在接合焊盘和引线之间传输电信号。 引线将结合焊盘的电信号传输到外部，并将电信号从外部传输到焊盘。 模制单元（40）固定上述由环氧模塑料制成的元件。 在半导体芯片的划线中形成有预定宽度的短路防止单元（60）。