-
公开(公告)号：KR1020040109971A
公开(公告)日：2004-12-29
申请号：KR1020030039613
申请日：2003-06-19
Applicant: 삼성전자주식회사
IPC: H03L7/00
CPC classification number: H03D13/004
Abstract: PURPOSE: A clock and data recovery apparatus using a linear phase detector and a recovering method thereof are provided to detect rapidly a phase difference by comparing a phase of a data signal with phases of clock signals. CONSTITUTION: A phase difference information unit(200) detects a phase difference between a data signal and a clock signal having a frequency corresponding to 1/N of a transmission rate of the data signal and generates a plurality of phase difference information signals having first phase difference information for the detected phase difference. A combination unit(220) generates a plurality of combination signals having second phase difference information by combining two or more phase difference information signals. A phase difference signal generator(240) is used for generating a phase difference signal by the combined signals.
Abstract translation: 目的：提供使用线性相位检测器及其恢复方法的时钟和数据恢复装置，通过将数据信号的相位与时钟信号的相位进行比较来快速检测相位差。 构成：相位差信息单元（200）检测数据信号和具有对应于数据信号的传输速率的1 / N的频率的时钟信号之间的相位差，并产生具有第一相位的多个相位差信息信号 检测相位差的差分信息。 组合单元（220）通过组合两个或更多个相位差信息信号来产生具有第二相位差信息的多个组合信号。 相位差信号发生器（240）用于通过组合信号产生相位差信号。
-
公开(公告)号：KR1020060012679A
公开(公告)日：2006-02-09
申请号：KR1020040061262
申请日：2004-08-04
Applicant: 삼성전자주식회사
CPC classification number: H03L7/0814 , H04L7/0025 , H04L7/033
Abstract: 수신 데이터 레이트의 4분의 1 주파수를 가지는 클록으로 동작하면서 4개의 위상 보간기를 이용하는 클록 데이터 복원 회로의 구성이 개시된다. 종래 기술은 위상 고정 루프등을 이용하여 수신 데이터와 동일한 주파수의 클록을 생성하여 동작하거나, 수신 데이터 주파수의 절반의 주파수 클록으로 동작하는 하프 레이트 클록 데이터 복원 회로로 구성된다. 본 발명은 고주파수의 클록을 생성하고 제어해야함으로서 발생되는 종래 기술의 문제점을 해결하기 위해서 수신 데이터 레이트의 4분의 1 주파수 클록으로 동작하면서 4개의 위상 보간기를 이용하는 클록 데이터 복원 회로의 구성과 상기 클록 데이터 복원 회로의 동작 방법을 소개한다.
Abstract translation: 公开了一种使用四个相位内插器的时钟数据恢复电路的配置，同时以具有接收数据速率的四分之一频率的时钟进行操作。 现有技术包括通过使用一个锁相环操作产生等于所接收的数据，所接收的数据的频率的一半的操作时钟频率的频率的时钟的半速率时钟数据恢复电路的。 使用一组四个相位内插器，同时从接收的数据速率的四分之一的第一频率的时钟，以便解决因需要现有技术中的问题，以产生并控制高频时钟配置和时钟操作的时钟数据恢复电路的本发明 介绍数据恢复电路的操作方法。
-
公开(公告)号：KR1020060008004A
公开(公告)日：2006-01-26
申请号：KR1020040057642
申请日：2004-07-23
Applicant: 삼성전자주식회사
IPC: H03L7/10
Abstract: 본 발명은 위상검출기를 개시한다. 위상검출기는 쿼드러쳐 클록신호들 각각에 응답하여 대응하는 클록신호의 제1레벨에서 데이터신호를 패스하고 제2레벨에서 홀드하여 복수의 제1저장 데이터신호들을 생성하는 제1저장부와, 쿼드러쳐 클록신호들 각각에 응답하여 대응하는 클록신호와 위상이 반전된 클록신호의 제1레벨에서 대응하는 제1저장데이터신호를 패스하고 제2레벨에서 홀드하여 복수의 제2저장 데이터신호를을 생성하는 제2저장부를 포함한다. 또한, 복수의 제1저장 데이터신호들 중 한 쌍씩 각각 배타적 논리합하여 복수의 에러검출신호들을 생성하는 에러신호 검출부와, 복수의 제2저장데이터신호들 중 한 쌍씩 각각 배타적 논리합하여 복수의 기준검출신호들을 생성하는 기준신호 검출부를 포함한다. 또한, 쿼드러쳐 클록신호들 각각에 응답하여 대응하는 클록신호의 제1레벨에서 복수의 에러검출신호들 중 대응하는 에러신호를 선택하고 제2레벨에서 차단하여 복수의 에러신호들을 발생하는 제1스위칭부와, 쿼드러쳐 클록신호들 각각에 응답하여 대응하는 클록신호의 제1레벨에서 상기 복수의 기준검출신호들 중 대응하는 기준신호를 선택하고 제2레벨에서 차단하여 복수의 기준신호들을 발생하는 제2스위칭부를 포함한다. 따라서, 단위동작시간보다 긴 폭을 가진 에러신호와 기준신호를 생성함으로써 보다 고속 동작이 가능하다.
-
公开(公告)号：KR100725975B1
公开(公告)日：2007-06-08
申请号：KR1020050101187
申请日：2005-10-26
Applicant: 삼성전자주식회사
IPC: H03M1/12
Abstract: 전압발생회로와 전압발생방법, 및 아날로그 디지털 변환기가 개시된다. 상기 전압발생 회로는 전압분배회로, 제어전류 발생회로, 및 다수의 스위치들을 구비한다. 상기 전압분배회로는 제1기준전압을 수신하기 위한 제1단자, 제2기준전압을 수신하기 위한 제2단자, 및 다수의 노드들을 구비하며, 분배된 전압들을 발생하기 위하여 상기 제1기준전압과 상기 제2기준전압의 차이를 분배하고, 상기 분배된 전압들 각각을 상기 다수의 노드들 중에서 대응되는 노드를 통하여 출력한다. 상기 제어전류 발생회로는 상기 제1기준전압과 상기 제2기준전압의 산술평균 전압에 기초하여 제어전류를 발생한다. 상기 다수의 스위치들 각각은 상기 전류 발생회로의 출력단자와 상기 다수의 노드들 중에서 대응되는 노드사이에 접속되고, 상기 다수의 스위치들 중에서 적어도 하나의 스위치는 대응되는 제어신호에 응답하여 스위칭된다.
ADC, DAC-
公开(公告)号：KR1020070044900A
公开(公告)日：2007-05-02
申请号：KR1020050101187
申请日：2005-10-26
Applicant: 삼성전자주식회사
IPC: H03M1/12
CPC classification number: H03M1/0634 , H03M1/362 , H03M2201/2208 , H03M2201/6372
Abstract: 전압발생회로와 전압발생방법, 및 아날로그 디지털 변환기가 개시된다. 상기 전압발생 회로는 전압분배회로, 제어전류 발생회로, 및 다수의 스위치들을 구비한다. 상기 전압분배회로는 제1기준전압을 수신하기 위한 제1단자, 제2기준전압을 수신하기 위한 제2단자, 및 다수의 노드들을 구비하며, 분배된 전압들을 발생하기 위하여 상기 제1기준전압과 상기 제2기준전압의 차이를 분배하고, 상기 분배된 전압들 각각을 상기 다수의 노드들 중에서 대응되는 노드를 통하여 출력한다. 상기 제어전류 발생회로는 상기 제1기준전압과 상기 제2기준전압의 산술평균 전압에 기초하여 제어전류를 발생한다. 상기 다수의 스위치들 각각은 상기 전류 발생회로의 출력단자와 상기 다수의 노드들 중에서 대응되는 노드사이에 접속되고, 상기 다수의 스위치들 중에서 적어도 하나의 스위치는 대응되는 제어신호에 응답하여 스위칭된다.
ADC, DAC-
Patent Agency Ranking
公开(公告)号：KR100630333B1
公开(公告)日：2006-10-02
申请号：KR1020040057642
申请日：2004-07-23
Applicant: 삼성전자주식회사
IPC: H03L7/10
Abstract: 본 발명은 위상검출기를 개시한다. 위상검출기는 쿼드러쳐 클록신호들 각각에 응답하여 대응하는 클록신호의 제1레벨에서 데이터신호를 패스하고 제2레벨에서 홀드하여 복수의 제1저장 데이터신호들을 생성하는 제1저장부와, 쿼드러쳐 클록신호들 각각에 응답하여 대응하는 클록신호와 위상이 반전된 클록신호의 제1레벨에서 대응하는 제1저장데이터신호를 패스하고 제2레벨에서 홀드하여 복수의 제2저장 데이터신호를을 생성하는 제2저장부를 포함한다. 또한, 복수의 제1저장 데이터신호들 중 한 쌍씩 각각 배타적 논리합하여 복수의 에러검출신호들을 생성하는 에러신호 검출부와, 복수의 제2저장데이터신호들 중 한 쌍씩 각각 배타적 논리합하여 복수의 기준검출신호들을 생성하는 기준신호 검출부를 포함한다. 또한, 쿼드러쳐 클록신호들 각각에 응답하여 대응하는 클록신호의 제1레벨에서 복수의 에러검출신호들 중 대응하는 에러신호를 선택하고 제2레벨에서 차단하여 복수의 에러신호들을 발생하는 제1스위칭부와, 쿼드러쳐 클록신호들 각각에 응답하여 대응하는 클록신호의 제1레벨에서 상기 복수의 기준검출신호들 중 대응하는 기준신호를 선택하고 제2레벨에서 차단하여 복수의 기준신호들을 발생하는 제2스위칭부를 포함한다. 따라서, 단위동작시간보다 긴 폭을 가진 에러신호와 기준신호를 생성함으로써 보다 고속 동작이 가능하다.
-
公开(公告)号：KR100574619B1
公开(公告)日：2006-04-27
申请号：KR1020040061262
申请日：2004-08-04
Applicant: 삼성전자주식회사
CPC classification number: H03L7/0814 , H04L7/0025 , H04L7/033
Abstract: 수신 데이터 레이트의 4분의 1 주파수를 가지는 클록으로 동작하면서 4개의 위상 보간기를 이용하는 클록 데이터 복원 회로의 구성이 개시된다. 종래 기술은 위상 고정 루프등을 이용하여 수신 데이터와 동일한 주파수의 클록을 생성하여 동작하거나, 수신 데이터 주파수의 절반의 주파수 클록으로 동작하는 하프 레이트 클록 데이터 복원 회로로 구성된다. 본 발명은 고주파수의 클록을 생성하고 제어해야함으로서 발생되는 종래 기술의 문제점을 해결하기 위해서 수신 데이터 레이트의 4분의 1 주파수 클록으로 동작하면서 4개의 위상 보간기를 이용하는 클록 데이터 복원 회로의 구성과 상기 클록 데이터 복원 회로의 동작 방법을 소개한다.
-
公开(公告)号：KR1020060005843A
公开(公告)日：2006-01-18
申请号：KR1020040054824
申请日：2004-07-14
Applicant: 삼성전자주식회사
IPC: H03L7/081
CPC classification number: H03L7/0812 , H03L7/0891 , H04L7/0025 , H04L7/0337
Abstract: 하나의 차지 펌프만을 이용하여 제어되는 아날로그 위상 보간 기술이 적용된 클록 데이터 복원 회로 및 그 동작 방법이 개시된다. 고속 직렬 데이터 송수신기의 수신측에서 클록과 데이터를 복원할 때 위상 보간 기술을 이용하면 필요한 PLL의 수가 하나로 줄어들어 전력소모, 잡음, 면적 측면에서 많은 장점을 얻을 수 있다. 본 발명은 종래에 사용된 제한된 위상 해상력을 가지는 디지털 위상 보간기의 단점을 극복하기 위하여 본 발명은 아날로그 위상 보간기를 채택하였다. 그리고, 두개의 차지 펌프를 사용하였던 종래의 아날로그 위상 보간기를 적용한 클록 데이터 복원회로에 비해 하나의 차지 펌프를 사용하여 위상 보간기를 제어하여 정확한 특성 제어를 통해 개선된 지터 특성을 얻을 수 있다.
-
公开(公告)号：KR100513385B1
公开(公告)日：2005-09-07
申请号：KR1020030039613
申请日：2003-06-19
Applicant: 삼성전자주식회사
IPC: H03L7/00
CPC classification number: H03D13/004
Abstract: 제공되는 신호들의 위상차를 고속으로 검출할 수 있는 위상차 검출 방법에 관한 발명을 개시한다. 본 발명에 따른 위상차 검출 방법은 데이터 신호를 상기 데이터 신호의 전송율의 1/N (N은 4이상의 정수)의 주파수를 가지는 복수의 클럭 신호들에 각기 위상을 비교하여 각각의 위상차를 검출하는 단계, 상기 검출된 각 위상차에 대한 제 1 위상차 정보들을 각기 가지는 복수의 위상차 정보 신호들을 발생시키는 단계, 상기 복수의 위상차 정보 신호들을 2 이상 조합하여 2 이상의 상기 제 1 위상차 정보들을 포함하는 제 2 위상차 정보를 가지는 복수의 조합 신호들을 발생시키는 단계 및 상기 복수의 조합 신호들을 이용하여 위상차 신호를 발생시키는 단계를 포함한다. 본 발명에 따른 위상차 검출 방법은 입력되는 신호들의 위상차를 고속으로 검출할 수 있다.
-
公开(公告)号：KR100630343B1
公开(公告)日：2006-09-29
申请号：KR1020040054824
申请日：2004-07-14
Applicant: 삼성전자주식회사
IPC: H03L7/081
CPC classification number: H03L7/0812 , H03L7/0891 , H04L7/0025 , H04L7/0337
Abstract: 하나의 차지 펌프만을 이용하여 제어되는 아날로그 위상 보간 기술이 적용된 클록 데이터 복원 회로 및 그 동작 방법이 개시된다. 고속 직렬 데이터 송수신기의 수신측에서 클록과 데이터를 복원할 때 위상 보간 기술을 이용하면 필요한 PLL의 수가 하나로 줄어들어 전력소모, 잡음, 면적 측면에서 많은 장점을 얻을 수 있다. 본 발명은 종래에 사용된 제한된 위상 해상력을 가지는 디지털 위상 보간기의 단점을 극복하기 위하여 본 발명은 아날로그 위상 보간기를 채택하였다. 그리고, 두개의 차지 펌프를 사용하였던 종래의 아날로그 위상 보간기를 적용한 클록 데이터 복원회로에 비해 하나의 차지 펌프를 사용하여 위상 보간기를 제어하여 정확한 특성 제어를 통해 개선된 지터 특성을 얻을 수 있다.
Abstract translation: 公开了一种时钟数据恢复电路及其操作方法，其中应用了仅使用一个电荷泵控制的模拟相位内插技术。 相位插值技术来恢复时钟和数据的高速串行数据收发器的接收端时所需的PLL的数量可以实现多个功率消耗，噪声和面积向一侧的优点降低。 本发明采用模拟相位内插器以克服常规使用的具有有限相位分辨率的数字相位内插器的缺点。 与使用使用两个电荷泵的传统模拟相位插值器的时钟数据恢复电路相比，可以使用单个电荷泵来控制相位插值器以通过精确的特性控制获得改善的抖动特性。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.023 seconds)
