-
-
2.发明公开
公开(公告)号：KR1020140088421A
公开(公告)日：2014-07-10
申请号：KR1020130000280
申请日：2013-01-02
Applicant: 삼성전자주식회사
CPC classification number: G06F12/0246 , G06F2212/7207
Abstract: The present invention relates to a programming method of a nonvolatile memory. The programming method of the present invention comprises the steps of: generating first to m^th meta data based on first to m^th data; generating rearranged first to m^th meta data by rearranging the first to m^th meta data; and programming the rearranged first to m^th meta data and the first to m^th data in first to m^th pages, respectively.
Abstract translation: 非易失性存储器的编程方法技术领域本发明涉及非易失性存储器的编程方法。 本发明的编程方法包括以下步骤：基于第一到第m个数据产生第一到第m个元数据; 通过重新排列第一到第m个元数据来产生重新排列的第一到第m个元数据; 并分别对第一至第m个第一个元数据和第一至第m个数据进行编程。
-
公开(公告)号：KR1020140035770A
公开(公告)日：2014-03-24
申请号：KR1020120102475
申请日：2012-09-14
Applicant: 삼성전자주식회사
CPC classification number: G06F1/10 , G11C7/222 , G11C11/5628 , G11C13/0069 , G11C29/022 , G11C29/023 , G11C29/028
Abstract: The present invention relates to an eMMC device communicating with a host, a system thereof, and an operating method thereof. The eMMC device includes a catch circuit which receives a data signal according to a first edge or a second edge of a clock signal and a start bit detection circuit which enables an effective data signal from the data signal after a start bit if the start bit is detected by monitoring the data signal outputted from the catch circuit.
Abstract translation: 本发明涉及与主机通信的eMMC设备及其系统及其操作方法。 eMMC装置包括捕获电路，其根据时钟信号的第一边缘或第二边缘接收数据信号，以及起始位检测电路，其能够在起始位之后来自数据信号的有效数据信号，如果起始位为 通过监视从捕获电路输出的数据信号来检测。
-
公开(公告)号：KR1020140035766A
公开(公告)日：2014-03-24
申请号：KR1020120102468
申请日：2012-09-14
Applicant: 삼성전자주식회사
Abstract: An embedded multimedia card (eMMC) comprises: a clock channel which receives a clock signal from a host; a complementary clock channel which receives a complementary clock signal from the host; a command channel which receives a command from the host or transmits a response to the host; data channels which transmit data to the host or receive the data from the host; a return clock channel which transmits a return clock signal, synchronized with the data to be transmitted to the host, to the host; a complementary return clock channel which transmits a complementary return clock signal to the host; and a reference voltage channel which receives a reference voltage from the host or transmits the reference voltage to the host.
Abstract translation: 嵌入式多媒体卡（eMMC）包括：从主机接收时钟信号的时钟信道; 互补时钟信道，其从主机接收互补的时钟信号; 从主机接收命令或向主机发送响应的命令通道; 向主机发送数据或从主机接收数据的数据信道; 返回时钟信道，其将与要发送到主机的数据同步的返回时钟信号发送到主机; 互补返回时钟信道，其向主机发送互补返回时钟信号; 以及参考电压通道，其从主机接收参考电压或将参考电压发送到主机。
-
5.发明公开임베디드 멀티미디어 카드（ｅＭＭＣ）, 상기 ｅＭＭＣ를 제어하는 호스트, 및 이들을 포함하는 ｅＭＭＣ 시스템의 동작 방법 审中-实审嵌入式多媒体卡（EMMC），用于控制EMMC的主机，以及用于操作包括EMMC和主机的EMMC系统的方法
公开(公告)号：KR1020140035765A
公开(公告)日：2014-03-24
申请号：KR1020120102467
申请日：2012-09-14
Applicant: 삼성전자주식회사
Abstract: An embedded multimedia card (eMMC) comprises: a clock channel for receiving a clock signal outputted from a host; a command channel for receiving a command outputted from the host; data channels for transmitting data to the host; and a return clock channel for transmitting a return clock signal synchronized with the data to the host.
Abstract translation: 嵌入式多媒体卡（eMMC）包括：用于接收从主机输出的时钟信号的时钟信道; 用于接收从主机输出的命令的命令通道; 用于向主机发送数据的数据通道; 以及用于将与该数据同步的返回时钟信号发送到主机的返回时钟信道。
-
Patent Agency Ranking
-
7.发明公开입출력 튜닝 과정을 수행할 수 있는 임베디드 멀티미디어 카드와 그 동작 방법, 및 상기 임베디드 멀티미디어 카드를 제어하는 호스트의 동작 방법 无效用于执行输入/输出调谐过程的嵌入式多媒体卡（EMMC）及其方法，以及操作控制EMMC的方法
公开(公告)号：KR1020140035767A
公开(公告)日：2014-03-24
申请号：KR1020120102469
申请日：2012-09-14
Applicant: 삼성전자주식회사
CPC classification number: G11C7/222 , G06F1/10 , G06F13/385 , G11C2207/2272
Abstract: An embedded multimedia card capable of performing an input/output tuning process comprises: a clock delay circuit for controlling delay of a clock signal received from a clock channel based on a clock control code; and a data delay circuit for controlling delay of each data signals received from each data channels based on data control codes.
Abstract translation: 能够执行输入/输出调谐处理的嵌入式多媒体卡包括：时钟延迟电路，用于基于时钟控制码来控制从时钟信道接收的时钟信号的延迟; 以及数据延迟电路，用于基于数据控制代码控制从每个数据信道接收的每个数据信号的延迟。
-
8.发明公开임베디드 멀티미디어 카드（ｅＭＭＣ）, 상기 ｅＭＭＣ를 제어하는 호스트, 및 이들을 포함하는 시스템의 동작 방법 审中-实审嵌入式多媒体卡（EMMC），用于控制EMMC的主机，以及用于操作包括EMMC和主机的EMMC系统的方法
公开(公告)号：KR1020140035764A
公开(公告)日：2014-03-24
申请号：KR1020120102466
申请日：2012-09-14
Applicant: 삼성전자주식회사
CPC classification number: G06F13/28 , G06K19/07 , G06K19/07732
Abstract: An embedded multimedia card (eMMC) is disclosed. The eMMC includes a command channel which receives a SEND_EXT_CSD command (CMD8) from a host, data channels which transmits the maximum operational frequency information of the eMMC to the host in response to the SEND_EXT_CSD command (CMD8), and a clock signal channel which receives a clock signal with a frequency changed according to the maximum operational frequency information of the eMMC from the host.
Abstract translation: 公开了嵌入式多媒体卡（eMMC）。 eMMC包括从主机接收SEND_EXT_CSD命令（CMD8）的命令信道，响应于SEND_EXT_CSD命令（CMD8）向主机发送eMMC的最大操作频率信息的数据信道，以及接收到的时钟信号信道 具有根据来自主机的eMMC的最大操作频率信息而改变频率的时钟信号。
-
公开(公告)号：KR100500515B1
公开(公告)日：2005-07-14
申请号：KR1020030043877
申请日：2003-06-30
Applicant: 삼성전자주식회사
Inventor： 강영규
IPC: H04L12/825
CPC classification number: H04L47/30 , H04L47/10 , H04L47/266
Abstract: 비트 스트림 송신 중 패킷 송신 요청이 있는 경우, 상기 비트 스트림 대신 상기 요청된 패킷을 송신할 수 있는 패킷 플로 제어 장치에 관한 발명을 개시한다. 포트 제어부들은 패킷을 각기 송/수신하며, 패킷 플로를 제어하는 패킷 플로 제어 신호를 각기 발생시키고, 룩업부는 상기 포트 제어부들로부터 상기 패킷을 제공받아 소스 정보, 목적지 정보 및 맥 주소 정보를 가지는 룩업 테이블을 구성하고, 상기 룩업 테이블에 대한 정보를 제공하며, 패킷 메모리는 상기 패킷을 저장하고, 큐 매니저는 상기 패킷 메모리의 상태를 모니터하고, 상기 룩업 테이블에 대한 정보를 이용하여 패킷 전송에 대한 정보를 가지는 패킷 전송 정보를 발생시키며, 상기 패킷 메모리의 상태 정보 및 상기 패킷 전송 정보를 제공한다. 물리계층들은 포트로부터 상기 패킷을 제공받아 각기 신호 변환시키고, 패킷 충돌을 각기 감지하며, 맥들은 상기 변환된 패킷을 상기 포트 제어부들과 각기 송/수신하며, 상기 패킷 플로 제어 신호를 이용하여 비트 스트림을 생성하고, 상기 비트 스트림을 송신하여 상기 패킷의 플로를 각기 제어하고, 상기 플로 제어 시, 상기 패킷에 대한 송신 요청이 있는 경우, 상기 비트 스트림 대신 상기 패킷을 이용하여 상기 패킷의 플로를 제어한다. 패킷 플로 제어를 위해 포트의 아이들 상태 감지 후 64 비트 타임 전에 비트 스트림이 송신되므로, 백 프레셔 제어 동작이 효율적으로 수행된다.
-
公开(公告)号：KR1019990081114A
公开(公告)日：1999-11-15
申请号：KR1019980014852
申请日：1998-04-25
Applicant: 삼성전자주식회사
Inventor： 강영규
IPC: H04L12/26
Abstract: 본 발명은 순환 중복 검사 방법(Cyclic Redundancy Checking; CRC)에 관한 것으로, 직렬로 수행되던 종래의 순환 중복 검사를 병렬 방식으로 변환하여 수행한다. 고속의 데이터 처리 시스템의 경우에도 주변 회로블록들과 이 방법에 의한 순환 중복 검사 회로 블록은 동일한 동작 타이밍으로 동작할 수 있다. 그리고 병렬 방식에 의해 순환 중복 검사를 수행하게 되므로 그 처리 속도가 종래의 직렬 방식에 비하여 보다 빠르게 되며, 파워의 소비도 종래의 직렬 방식에 비하여 상당히 줄어든다.
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.024 seconds)
