公开(公告)号：KR101137734B1

公开(公告)日：2012-04-25

申请号：KR1020050028632

申请日：2005-04-06

Applicant: 삼성전자주식회사

Inventor： 정세진 ,  김치우

IPC: G02F1/1368

Abstract: 전기적인 특성을 향상시킨 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막 트랜지스터의 제조방법이 개시되어 있다. 기판의 제1 단부에 형성된 비정질 실리콘 박막의 일부에 레이저 빔을 조사하여 비정질 실리콘 박막 중 상기 레이저 빔이 조사된 부분을 완전 액화시킨다. 레이저 빔에 의해 액화된 비정질 실리콘 박막 내에서 실리콘 그레인을 성장시켜 결정화시킨다. 실리콘 그레인의 크기를 증가시켜 제1 다결정 실리콘 박막을 형성하기 위해 레이저 빔을 제1 단부에서 제1 단부와 대향하는 제2 단부로 소정의 간격 이동시켜 반복적으로 조사한다. 이와 같이, 레이저 빔을 기판의 제1 단부에서 제2 단부로 소정의 간격 이동시켜 반복적으로 조사함으로써, 전기적인 특성이 향상된 다결정 실리콘 박막을 형성할 수 있다.

公开(公告)号：KR101132404B1

公开(公告)日：2012-04-03

申请号：KR1020050076347

申请日：2005-08-19

Applicant: 삼성전자주식회사

Inventor： 김동범 ,  정세진

IPC: H01L29/786

CPC classification number: H01L21/02686 ,  H01L21/02422 ,  H01L21/02532 ,  H01L21/2026 ,  H01L27/1285 ,  H01L29/045

Abstract: 전기적 특성을 향상시킨 다결정 실리콘 박막의 제조 방법 및 이러한 다결정 실리콘 박막을 갖는 박막 트랜지스터의 제조 방법이 제공된다. 다결정 실리콘 박막의 제조 방법은, 기판 상에 비정질 실리콘 박막을 형성하는 단계와, 비정질 실리콘 박막의 일부에 낮은 에너지 밀도를 가진 레이저 빔을 조사하여 비정질 실리콘 박막을 부분 용융시키는 단계와, 부분 용융된 비정질 실리콘 박막을 결정화시켜 일 방향의 결정 배열을 갖는 다결정 실리콘 그레인을 형성하는 단계와, 다결정 실리콘 그레인으로부터 높은 에너지 밀도를 가진 레이저 빔을 반복적으로 소정 간격 이동시키면서 조사하여 비정질 실리콘 박막을 완전 용융시키는 단계와, 완전 용융된 비정질 실리콘 박막을 일 방향의 결정 배열과 대응되게 결정화시켜 다결정 실리콘 그레인을 성장시키는 단계를 포함한다.
액정 표시 장치, 다결정, 레이저, 결정면, 전기 이동도

公开(公告)号：KR101075594B1

公开(公告)日：2011-10-20

申请号：KR1020030073049

申请日：2003-10-20

Applicant: 삼성전자주식회사

Inventor： 이재복 ,  조성환 ,  정세진 ,  정의진

IPC: H01L29/786

Abstract: 본발명은, 다결정실리콘막을포함하는표시장치의제조방법에관한것으로, 하부기판상에비정질실리콘막(a-Si)을적층하는단계와; 상기비정질실리콘막을패터닝하는단계와; 상기패터닝된비정질실리콘막에금속촉매층을적층하는단계와; 상기금속촉매층과상기비정질실리콘막을가열하여다결정실리콘막(Poly-Si)을형성하는형성단계를포함하는것을특징으로한다. 이에의하여, 반도체막의패터닝시식각효율이증대되는표시장치의제조방법이제공된다.

公开(公告)号：KR100992137B1

公开(公告)日：2010-11-04

申请号：KR1020030081687

申请日：2003-11-18

Applicant: 삼성전자주식회사

Inventor： 정세진

IPC: G02F1/136

Abstract: 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있으며 소스 영역 및 드레인 영역, 소스 영역과 드레인 영역 사이에 위치하는 채널 영역, 소스 영역과 채널 영역 사이, 드레인 영역과 채널 영역 사이에 위치하는 저농도 도핑 영역을 가지는 반도체층, 반도체층 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있으며 채널 영역 및 저농도 도핑 영역과 중첩하는 게이트 전극을 가지는 게이트선, 게이트선 위에 형성되며 각각 소스 영역 및 드레인 영역을 노출하는 제1 및 제2 접촉구를 가지는 제1 층간 절연막, 제1 층간 절연막 위에 형성되며 제1 접촉구를 통해 소스 영역과 연결되는 소스 전극을 가지는 데이터선, 층간 절연막 위에 형성되며 제2 접촉구를 통해 드레인 영역과 연결되는 드레인 전극, 데이터선 및 드레인 전극 위에 형성되며 드레인 전극을 노출하는 제3 접촉구를 가지는 제2 층간 절연막, 제2 층간 절연막 위에 형성되며 드레인 전극과 연결되어 있는 화소 전극을 포함하고, 소스 영역 및 드레인 영역은 채널 영역과 단차져 있다.
박막트랜지스터, LDD, 다결정

公开(公告)号：KR1020070028693A

公开(公告)日：2007-03-13

申请号：KR1020050080220

申请日：2005-08-30

Applicant: 삼성전자주식회사

Inventor： 정세진 ,  김동범

IPC: H01L29/786

CPC classification number: B23K26/10 ,  H01L21/02675 ,  H01L21/02678 ,  H01L21/2026

Abstract: A silicon crystallizing apparatus and method are provided to adsorb uniformly the entire surface of a substrate regardless of the existence of particles on a rear surface of the substrate or a front surface of a vacuum chuck by adsorbing fixedly the substrate using improved groove lines and hole patterns. A silicon crystallizing apparatus includes a vacuum chuck(128) for loading stably a substrate, a plurality of groove lines(124) on the vacuum chuck, first hole patterns(122) along the groove lines, and second hole patterns. The second hole patterns(126) are formed through a lateral portion of the vacuum chuck to connect the first hole patterns with each other.

Abstract translation: 提供硅结晶装置和方法，通过使用改进的凹槽线和孔图案固定地吸附基板，均匀地吸附基板的整个表面，而不管基板的背面或真空卡盘的前表面上是否存在颗粒 。 硅结晶装置包括用于稳定地载置基板的真空卡盘（128），真空卡盘上的多个凹槽线（124），沿着凹槽线的第一孔图案（122）和第二孔图案。 第二孔图案（126）通过真空吸盘的侧部形成，以将第一孔图案彼此连接。

公开(公告)号：KR1020060002397A

公开(公告)日：2006-01-09

申请号：KR1020040051424

申请日：2004-07-02

Applicant: 삼성전자주식회사

Inventor： 정세진

IPC: G02F1/136

Abstract: 본 발명은 다결정 규소를 이용한 박막 트랜지스터 표시판 및 그 제조 방법에 대한 것으로 비정질 규소를 증착함에 있어서, 비정질도가 상대적으로 큰 얇은 막을 우선 증착한 후 그 위에 나머지 두께 만큼 비정질 규소층을 증착속도가 높은 조건으로 성막한 후 고상 결정화법(SPC)과 엑시머 레이저 어닐링(ELA)방법을 통하여 다결정화하여 형성된 박막 트랜지스터 표시판 및 그 제어방법에 대한 것이다.
본 발명으로 인하여 다결정 규소의 결정립의 크기를 크게 할 뿐만 아니라, 기존의 방식과 달리 금속 촉매를 사용하지 않아서 금속 촉매를 제거하는 불편이 없다.
이중층, 비정질도, 박막 트랜지스터 표시판

公开(公告)号：KR1020050121549A

公开(公告)日：2005-12-27

申请号：KR1020040046713

申请日：2004-06-22

Applicant: 삼성전자주식회사

Inventor： 김동범 ,  정세진 ,  정의진

IPC: H01L21/268

Abstract: 본 발명은 기판에 증착되어 있는 아몰퍼스 실리콘 박막을 폴리 실리콘 박막으로 결정화하는 방법에 관한 것으로서, 적어도 어느 하나의 펄스 반복 주파수가 300 Hz 내지 10kHz 사이인 제1 레이저광 및 제2레이저광을 발생시키는 단계와, 상기 레이저광들과 상기 아몰펄스 실리콘 박막을 단속적으로 상대 이동하면서 상기 레이저광들을 상기 아몰퍼스 실리콘 박막에 조사하여 상기 폴리 실리콘 박막을 상기 기판의 판면과 평행한 방향으로 성장시키는 단계를 포함하는 것을 특징으로 한다. 이에 의하여 아몰퍼스 실리콘 박막으로부터 기판으로의 열손실을 효과적으로 줄여 양질의 폴리실리콘 박막을 얻을 수 있는 실리콘 결정화 방법이 제공된다.

公开(公告)号：KR1020050039952A

公开(公告)日：2005-05-03

申请号：KR1020030075040

申请日：2003-10-27

Applicant: 삼성전자주식회사

Inventor： 정의진 ,  이재복 ,  정세진 ,  조성환 ,  우에모토쯔토모

IPC: G02F1/136

Abstract: 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있으며 소스 영역, 채널 영역, 드레인 영역 및 저농도 도핑 영역을 가지는 다결정 규소층, 다결정 규소층 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있으며 채널 영역 및 저농도 도핑 영역과 중첩하는 제1 도전체 패턴과 제1 도전체 패턴 위에 제1 도전체 패턴보다 좁게 형성되는 제2 도전체 패턴으로 이루어지는 게이트선, 게이트선 위에 형성되며 각각 소스 영역 및 드레인 영역을 노출하는 접촉구를 가지는 제1 층간 절연막, 제1 층간 절연막 위에 형성되며 접촉구를 통해 소스 영역과 연결되는 소스 전극을 가지는 데이터선, 제1 층간 절연막 위에 형성되며 접촉구를 통해 드레인 영역과 연결되는 드레인 전극, 데이터선 및 드레인 전극 위에 � �성되며 드레인 전극을 노출하는 접촉구를 가지는 제2 층간 절연막, 제2 층간 절연막 위에 형성되며 드레인 전극과 연결되어 있는 화소 전극을 포함한다.

公开(公告)号：KR100265755B1

公开(公告)日：2000-12-01

申请号：KR1019970016810

申请日：1997-04-30

Applicant: 삼성전자주식회사

Inventor： 정세진

IPC: G11C11/409

Abstract: PURPOSE: A semiconductor device is provided to vary the current driving capacity and the power consumed depending on the operation of a chip circuit. CONSTITUTION: A semiconductor device includes a bit line sensing internal power signal generator(200) for generating a bit line sensing internal power signal(PBS) for a bit line sensing operation. A row active internal power signal generator(220) generates a row active internal power signal(PRACT) for a row activation operation. A write and read internal power signal generator(240) generates a write and read internal power signal(PRW) for a write/read operation. A high frequency operation internal power signal generator(260) generates a high frequency operation internal power signal(PHF) for a high frequency operation. An internal power voltage generator(280) is enabled by the bit line sensing internal power signal(PBS), the row active internal power signal(PRACT), the write and read internal power signal(PRW) and the high frequency operation internal power signal(PHF) and has an adequate current driving capacity depending on the bit line sensing internal power signal(PBS), the row active internal power signal(PRACT), the write and read internal power signal(PRW) and the high frequency operation internal power signal(PHF).

Abstract translation: 目的：提供一种半导体器件，以根据芯片电路的操作来改变电流驱动能力和消耗的功率。 构成：半导体器件包括位线检测内部功率信号发生器（200），用于产生用于位线检测操作的位线检测内部功率信号（PBS）。 行活动内部功率信号发生器（220）产生用于行激活操作的行活动内部功率信号（PRACT）。 写和读内部功率信号发生器（240）产生用于写/读操作的写和读内部功率信号（PRW）。 高频操作内部功率信号发生器（260）产生用于高频操作的高频操作内部功率信号（PHF）。 通过位线检测内部功率信号（PBS），行有源内部功率信号（PRACT），写入和读取内部功率信号（PRW）和高频操作内部功率信号使能内部电源电压发生器（280） （PHF），并且具有足够的电流驱动能力，这取决于位线检测内部功率信号（PBS），行有源内部功率信号（PRACT），写入和读取内部功率信号（PRW）和高频操作内部功率 信号（PHF）。

公开(公告)号：KR100221073B1

公开(公告)日：1999-09-15

申请号：KR1019960007216

申请日：1996-03-18

Applicant: 삼성전자주식회사

Inventor： 서동일 ,  정세진

IPC: G11C29/00

Abstract: [청구 범위에 기재된 발명이 속한 기술분야]
동기식 반도체 메모리 장치에 관한 것이다.
[발명이 해결하려고 하는 기술적 과제]
데이타간의 스큐와 테스트 시간을 감소시킬 수 있는 동기식 반도체 메모리 장치의 병렬 비트라인 테스트회로 및 그 방법을 제공함에 있다.
[발명의 해결방법의 요지]
공유 데이타라인에 출력단이 각기 연결된 다수의 입출력 데이타 센스앰프와, 상기 입출력 데이타 센스앰프와 연결되며 행과 열의 매트릭스로 이루어진 복수개의 메모리 셀들을 가지는 다수의 메모리 뱅크들을 동일 칩상에 가지며, 외부 클럭에 동기되어 동작하는 동기식 반도체 메모리 장치에서 상기 메모리 셀들과 각기 연결된 비트라인들을 통하여 상기 메모리 셀들의 결함을 테스트하는 병렬 비트라인 테스트회로는 상기 다수개의 입출력 센스앰프의 출력단에 접속되며 상기 메모리 셀들에 미리 설정된 레벨로 기입한 소정 데이타를 비교하여 상기 동기식 반도체 메모리 장치의 출력패드로 전송시키는 비교수단으로 구성됨을 특징으로 한다.
[발명의 중요한 용도]
고속의 동기식 반도체 메모리 장치에 적합하게 사용된다.