-
公开(公告)号：WO2022149674A1
公开(公告)日：2022-07-14
申请号：PCT/KR2021/008846
申请日：2021-07-09
Applicant: 삼성전자주식회사
Abstract: 전자 장치가 개시된다. 본 전자 장치는 스토리지, 및 사용자 입력에 따라 입력된 적어도 하나의 제 1 변환 함수에 기초하여 제 1 원본 데이터에 대한 변환(transformation)을 수행하여 제 1 훈련 데이터를 생성하고, 적어도 하나의 제 1 변환 함수를 포함하는 제 1 메타 데이터를 스토리지에 저장하고, 저장된 제 1 메타 데이터에 포함된 적어도 하나의 제 1 변환 함수에 기초하여 제 2 원본 데이터에 대한 변환을 수행하여 제 2 훈련 데이터를 생성하고, 사용자 입력에 따라 입력된 적어도 하나의 제 2 변환 함수에 기초하여 제 2 훈련 데이터에 대한 변환을 수행하여 제 3 훈련 데이터를 생성하고, 적어도 하나의 제 1 변환 함수 및 적어도 하나의 제 2 변환 함수를 포함하는 제 2 메타 데이터를 스토리지에 저장하는 프로세서를 포함한다.
-
公开(公告)号：KR1020170037795A
公开(公告)日：2017-04-05
申请号：KR1020150136987
申请日：2015-09-25
Applicant: 삼성전자주식회사
IPC: H04M1/725
CPC classification number: G06F3/0484 , G06F3/04817 , G06F3/0482 , G06F3/04883 , H04B1/3827 , H04L67/12 , H04W4/02 , H04W4/50
Abstract: 휴대용단말장치및 그제어방법이개시된다. 본발명에따른휴대용단말장치의제어방법은적어도하나의실행조건및 실행명령을등록하는단계, 상기제어를위한아이콘을디스플레이하는단계및 아이콘에대한선택명령이입력되면, 아이콘에대한선택명령이입력된시점의실행조건에대응되는실행명령을적어도하나의주변기기로전송하는단계를포함한다. 이에따라, 휴대용단말장치는보가쉽고빠른사물인터넷서비스를제공할수 있다.
Abstract translation: 公开了一种便携式终端装置及其控制方法。 如果根据本发明的便携式终端装置的控制方法的输入是用于步骤和图标显示步骤，用于控制对登记所述至少一个执行条件和执行命令的图标，对于图标类型的选择命令的选择命令 并且将与时间点的执行条件对应的执行命令发送到至少一个外围设备。 相应地，便携式终端设备可以提供快速便利的互联网服务。
-
-
公开(公告)号：KR100439039B1
公开(公告)日：2004-07-03
申请号：KR1020020054289
申请日：2002-09-09
Applicant: 삼성전자주식회사
Inventor： 정승호
IPC: G11C7/06
CPC classification number: G11C7/1057 , G11C7/06 , G11C7/1051 , G11C7/12 , G11C2207/2227
Abstract: A memory device includes a memory cell array including a plurality of memory cells and cell select circuitry configured to selectively connect the plurality of memory cells to a data line, e.g., a common output node of a column selecting gate circuit. The device further includes a bias circuit operative to charge the data line to a bias voltage responsive to a bias enable signal, and a sense amplifier circuit having an input coupled to the data line and including an output buffer. The sense amplifier circuit is operative to drive the output buffer according to a voltage on the data line responsive to a sense enable signal to thereby generate a sense amplifier output signal indicative of a state of a memory cell connected to the data line.
Abstract translation: 存储器件包括包括多个存储器单元的存储器单元阵列和被配置为选择性地将多个存储器单元连接到数据线（例如，列选择门电路的公共输出节点）的单元选择电路。 该器件还包括偏置电路，该偏置电路用于响应于偏置使能信号而将数据线充电到偏置电压，以及读出放大器电路，具有耦接到数据线并包括输出缓冲器的输入。 感测放大器电路可操作以响应于感测使能信号根据数据线上的电压来驱动输出缓冲器，从而生成指示连接到数据线的存储器单元的状态的感测放大器输出信号。
-
公开(公告)号：KR1020040017690A
公开(公告)日：2004-02-27
申请号：KR1020020050116
申请日：2002-08-23
Applicant: 삼성전자주식회사
IPC: G11C29/00
CPC classification number: G11C29/822 , G11C29/785
Abstract: PURPOSE: A ROM device having a bad cell recovery function and a method for recovering a bad cell are provided to increase a degree of integration by substituting a bad cell with a grounding line or an operating voltage line. CONSTITUTION: A ROM device having a bad cell recovery function includes a cell array(140), a cell selector, a sense amplifier(160), a cell recovery controller(120), and a multiplexer(180). The cell array(140) is formed with a plurality of cell memories. The cell selector selects a particular memory cell in response to an inputted address. The sense amplifier(160) senses data of the cell selected by the cell selector. The cell recovery controller(120) generates a selection signal in response to the inputted address. The multiplexer(180) output selectively an output of the sense amplifier and a fixed voltage in response to the selection signal.
Abstract translation: 目的：提供具有不良单元恢复功能的ROM设备和用于恢复坏单元的方法，以通过用接地线或工作电压线替代坏单元来增加集成度。 构成：具有不良单元恢复功能的ROM装置包括单元阵列（140），单元选择器，读出放大器（160），单元恢复控制器（120）和多路复用器（180）。 单元阵列（140）形成有多个单元存储器。 小区选择器响应于输入的地址选择特定的存储器单元。 感测放大器（160）感测由小区选择器选择的小区的数据。 电池恢复控制器（120）响应于输入的地址产生选择信号。 多路复用器（180）响应于选择信号选择性地输出读出放大器的输出和固定电压。
-
Patent Agency Ranking6.发明授权
公开(公告)号：KR100416599B1
公开(公告)日：2004-02-05
申请号：KR1020010030523
申请日：2001-05-31
Applicant: 삼성전자주식회사
IPC: G11C17/14
CPC classification number: G11C17/126
Abstract: The memory cell structure comprises NMOS cell transistors (n31,n32) which are shared by a pair of bit cells selected by signals of word lines (WL1,WL2) and virtual ground lines (VGND1,VGND2).
Abstract translation: 存储器单元结构包括由字线（WL1，WL2）和虚拟地线（VGND1，VGND2）的信号选择的一对位单元共享的NMOS单元晶体管（n31，n32）。
-
公开(公告)号：KR1020030075313A
公开(公告)日：2003-09-26
申请号：KR1020020014463
申请日：2002-03-18
Applicant: 삼성전자주식회사
Inventor： 정승호
IPC: G11C17/00
Abstract: PURPOSE: An ID(Identification) ROM is provided, which does not require a high voltage as reducing a chip size, and prevents a leakage current due to incomplete blowing of a fuse. CONSTITUTION: A cell array part(100) includes a transistor switching a signal of a corresponding bit line when a word line is selected, and a fuse connected between the transistor and a ground stage. An output part(200) outputs a state of a fuse of a unit cell by being connected to each unit cell(101,102,103,104). And a control part(600) has a word line generation part which drives the cell array part and the output part selectively and makes to read an ID according to the fuse blowing state by making the word line be turned on.
Abstract translation: 目的：提供ID（识别）ROM，其不需要高电压，因为减小了芯片尺寸，并且防止了熔丝不完全吹入引起的漏电流。 构成：单元阵列部分（100）包括当选择字线时切换对应位线的信号的晶体管，以及连接在晶体管和地电平台之间的熔丝。 输出部分（200）通过连接到每个单位单元（101,102,103,104）来输出单位单元的熔丝的状态。 并且，控制部（600）具有字线生成部，其选择性地驱动单元阵列部和输出部，并且通过使字线接通来根据保险丝熔断状态读取ID。
-
公开(公告)号：KR1020020047877A
公开(公告)日：2002-06-22
申请号：KR1020000076514
申请日：2000-12-14
Applicant: 삼성전자주식회사
Inventor： 정승호
IPC: G11C11/417
CPC classification number: G11C11/412 , G11C8/16
Abstract: PURPOSE: A high integration multi port SRAM cell is provided to improve an integration and a yield by substituting an NMOS transistor by a load element. CONSTITUTION: A first port is controlled by a first word line(P12-WL) and a pair of first bit lines(P12-BL, P12-BLB). A second port is controlled by a second word line(P22-WL) and a pair of second bit lines(P22-BL, P22-BLB). The first word line(P12-WL) controls access transistors(MN23,MN25) to perform data writing and reading operations between nodes(N21,N22) of drive transistors(MN21,MN22) and the first bit lines(P12-BL, P12-BLB). The second word line(P22-WL) controls access transistors(MN24,MN26) to perform data writing and reading operations between nodes(N21,N22) of drive transistors(MN21,MN22) and the second bit lines(P22-BL, P22-BLB).
Abstract translation: 目的：提供高集成多端口SRAM单元，以通过由负载元件代替NMOS晶体管来提高积分和产量。 构成：第一端口由第一字线（P12-WL）和一对第一位线（P12-BL，P12-BLB）控制。 第二端口由第二字线（P22-WL）和一对第二位线（P22-BL，P22-BLB）控制。 第一字线（P12-WL）控制存取晶体管（MN23，MN25）在驱动晶体管（MN21，MN22）和第一位线（P12-BL，P12）的节点（N21，N22）之间执行数据写入和读取操作 -BLB）。 第二字线（P22-WL）控制存取晶体管（MN24，MN26）在驱动晶体管（MN21，MN22）和第二位线（P22-BL，P22）的节点（N21，N22）之间执行数据写入和读取操作 -BLB）。
-
公开(公告)号：KR1020000013574A
公开(公告)日：2000-03-06
申请号：KR1019980032515
申请日：1998-08-11
Applicant: 삼성전자주식회사
Inventor： 정승호
IPC: G11C11/413
Abstract: PURPOSE: A bit line discharge circuit is provided to reduce a power consumption. CONSTITUTION: The bit line discharge circuit comprises: a memory cell array further comprising a plurality of word lines, a plurality of bit lines and virtual ground lines transposed with the word lines, and a plurality of memory cells connected to the lines; a precharge circuit for precharging the bit lines and the virtual ground lines to a predetermined voltage level during a precharge operation before reading data stored in the memory cell array; and a bit line precharge and equalize circuit for discharging the only virtual ground line corresponding to a selected memory cell during the a reading operation.
Abstract translation: 目的：提供一个位线放电电路，以降低功耗。 构成：位线放电电路包括：存储单元阵列，还包括多个字线，多个位线和与字线一起转置的虚拟接地线以及连接到该线的多个存储单元; 预充电电路，用于在读取存储在存储单元阵列中的数据之前的预充电操作期间将位线和虚拟接地线预充电到预定电压电平; 以及用于在读取操作期间放电对应于所选存储单元的唯一虚拟接地线的位线预充电和均衡电路。
-
公开(公告)号：KR100207499B1
公开(公告)日：1999-07-15
申请号：KR1019960039142
申请日：1996-09-10
Applicant: 삼성전자주식회사
Inventor： 정승호
IPC: H01L27/108
Abstract: 본 발명은 코어 리미트 설계를 위한 패드-오픈 입/출력 셀 개발시 개발 시간 향상을 위한 패드-오픈 입/출력 셀의 레이아웃 배치 방법에 관한 것이다.
코어 리미트 설계를 위한 패드-오픈 입/출력 셀의 레이 아웃 배치 방법에 있어서, 패드의 상부쪽에 위치시킨 레벨 쉬프터(Level Shifter)와, 패드의 하부쪽에 위치시킨 출력 NMOS 드라이버와, 트랜지스터 개수가 부족한 경우에는 PMOS/NMOS 프리-드라이버를 하나 더 오른쪽에 배치시키고 패드의 우측 상부쪽에 위치시킨 PMOS/NMOS 프리-드라이버와, 개수가 부족한 경우 리시버를 하나 더 오른쪽에 배치시키고 우측 하부쪽에 위치시킨 PMOS 및 NMOS 리시버와, 패드의 우측에 위치시킨 풀-업/풀-다운 트랜지스터와, 패드의 우측에 위치시킨 저항과, 효율을 극대화하게 패드 주위에 수직 수평으로 지나도록 배치한 파워 링(power ring)을 포함하는 것을 특징으로 하는 개발 시간 향상을 위한 패드-오픈 입/출력 셀의 레이아웃 배치 방법을 제공하는 것이다. 따라서, 본 발명에 따르면, 풀-커스텀(Full-custom) 입/출력 셀 설계에 전통적인 게이트 어레이 방법을 도입해 개발기간을 단축시키고 개발 비용을 줄일 수 있을 뿐만 아니라 입/출력 셀의 길이(hight)를 최소화하고, 폭(width)을 가변(variable)화하는 패드-오픈 설계의 경우 효율적인 입/출력 셀의 개발을 가능하게 할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.022 seconds)
