리드채널 최적화 수행시간 단축방법
    2.
    发明授权
    리드채널 최적화 수행시간 단축방법 失效
    读取通道优化处理时间的减少方法

    公开(公告)号:KR100233402B1

    公开(公告)日:1999-12-01

    申请号:KR1019960082658

    申请日:1996-12-31

    Inventor: 정용석

    Abstract: 가. 청구범위에 기재된 발명이 속한 기술분야:
    하드 디스크 드라이브에 있어서 리드채널최적화
    나. 발명이 해결하려고 하는 기술적 과제:
    리드채널최적화 수행시간을 단축하는 방법을 제공한다.
    다. 그 발명의 해결방법의 요지:
    본 발명은 존/헤드별로 테스트가 끝났을 때마다 하나의 HDD에 대한 테스트 제한시간을 초과했는가를 체크한다. 따라서 각 드라이브마다 테스트 시간의 편차가 존재하던 것을 막을 수 있다. 그리고 테스트를 마지막 존에서 첫번째 존의 방향으로 테스트를 진행하기 때문에 테스트가 중간에서 종료하더라도 에러율이 높은 존들이 테스트가 수행되도록 할 수 있다. 또한 본 발명에서 테스트할 트랙을 선택하는 과정과, 테스트할 오프-트랙값을 구하는 과정에서 에러율이 높은가를 판단한다. 에러율이 높다고 판단될 경우 테스트를 위해 리드해야할 총 섹터의 수를 조정함으로써 높은 에러율에 의한 테스트 시간지연을 줄일 수 있다.
    라. 발명의 중요한 용도:
    리드채널 최적화

    디펙섹터가 포함되는 임의 데이타구간의 데이타 리드/라이트 제어방법
    3.
    发明授权

    公开(公告)号:KR100228796B1

    公开(公告)日:1999-11-01

    申请号:KR1019960082657

    申请日:1996-12-31

    Inventor: 정용석

    CPC classification number: G11B20/1883 G11B19/04 G11B27/105 G11B2220/20

    Abstract: 가. 청구범위에 기재된 발명이 속한 기술분야:디스크 구동 기록장치의 디펙섹터 관리방법에 관한 것으로, 특히 디펙섹터가 포함되는 임의 데이타구간상에 데이타를 리드/라이트 제어하기 위한 방법에 관한 것이다.
    나. 발명이 해결하려고 하는 기술적 과제:디펙섹터로 인한 데이타 액세스시간의 지연을 방지할 수 있는 데이타 리드/라이트 제어방법을 제공함에 있다.
    다. 그 발명의 해결방법의 요지:디펙섹터 대용의 재할당 예비섹터들이 구비되어 있는 디스크 구동 기록장치의 데이타 리드/라이트 제어방법에 있어서,
    구동전원 입력시 상기 예비섹터들에 라이트되어 있는 데이타를 리드하여 저장하고, 디펙섹터가 포함되는 임의 데이타구간 액세스시 트랜듀서의 이동없이 상기 디펙섹터 전위 섹터로부터 독출된 데이타 후위에 상기 디펙섹터 대용의 재할당 예비섹터로부터 리드 저장된 데이타를 복사하여 전송함을 특징으로 한다.
    라. 발명의 중요한 용도:디스크 구동 기록장치 디펙섹터 관리에 사용할 수 있다.

    디펙섹터가 포함되는 임의 데이타구간의 데이타 리드/라이트 제어방법
    4.
    发明公开
    디펙섹터가 포함되는 임의 데이타구간의 데이타 리드/라이트 제어방법 失效
    包括缺陷扇区的任意数据部分的数据读/写控制方法

    公开(公告)号:KR1019980063211A

    公开(公告)日:1998-10-07

    申请号:KR1019960082657

    申请日:1996-12-31

    Inventor: 정용석

    Abstract: 가. 청구범위에 기재된 발명이 속한 기술분야:디스크 구동 기록장치의 디펙섹터 관리방법에 관한 것으로, 특히 디펙섹터가 포함되는 임의 데이타구간상에 데이타를 리드/라이트 제어하기 위한 방법에 관한 것이다.
    나. 발명이 해결하려고 하는 기술적 과제:디펙섹터로 인한 데이타 액세스시간의 지연을 방지할 수 있는 데이타 리드/라이트 제어방법을 제공함에 있다.
    다. 그 발명의 해결방법의 요지:디펙섹터 대용의 재할당 예비섹터들이 구비되어 있는 디스크 구동 기록장치의 데이타 리드/라이트 제어방법에 있어서,
    구동전원 입력시 상기 예비섹터들에 라이트되어 있는 데이타를 리드하여 저장하고, 디펙섹터가 포함되는 임의 데이타구간 액세스시 트랜듀서의 이동없이 상기 디펙섹터 전위 섹터로부터 독출된 데이타 후위에 상기 디펙섹터 대용의 재할당 예비섹터로부터 리드 저장된 데이타를 복사하여 전송함을 특징으로 한다.
    라. 발명의 중요한 용도:디스크 구동 기록장치 디펙섹터 관리에 사용할 수 있다.

    트랜지스터 및 그 제조방법

    公开(公告)号:KR101919424B1

    公开(公告)日:2018-11-19

    申请号:KR1020120080251

    申请日:2012-07-23

    Abstract: 트랜지스터및 그제조방법에관해개시되어있다. 개시된트랜지스터는그래핀및 그래핀으로부터변환된물질을포함할수 있다. 상기트랜지스터는그래핀을포함하는채널층및 그래핀으로부터변환된물질을포함하는게이트절연층을구비할수 있다. 상기그래핀으로부터변환된물질은플루오르화그래핀(fluorinated graphene)일수 있다. 상기채널층은패턴화된그래핀영역(patterned graphene region)을포함할수 있다. 상기패턴화된그래핀영역은그래핀으로부터변환된영역에의해정의될수 있다. 상기패턴화된그래핀영역은나노리본(nanoribbon) 또는나노메쉬(nanomesh) 구조를가질수 있다. 상기트랜지스터의게이트는그래핀을포함할수 있다.

    트랜지스터 및 그 제조방법
    6.
    发明公开
    트랜지스터 및 그 제조방법 审中-实审
    晶体管及其制造方法

    公开(公告)号:KR1020140013405A

    公开(公告)日:2014-02-05

    申请号:KR1020120080251

    申请日:2012-07-23

    Abstract: Disclosed are a transistor and a manufacturing method thereof. The disclosed transistor may include graphene and a material converted from the graphene. The transistor may have a channel layer including the graphene and a gate insulation layer including the material converted from the graphene. The material converted from the graphene may be fluorinated graphene. The channel layer may include a patterned graphene region. The patterned graphene region may be defined by a region converted from the graphene. The patterned graphene region may have a nanoribbon or nanomesh structure. The gate of the transistor may include the graphene.

    Abstract translation: 公开了晶体管及其制造方法。 所公开的晶体管可以包括石墨烯和从石墨烯转化的材料。 晶体管可以具有包括石墨烯的沟道层和包括从石墨烯转换的材料的栅绝缘层。 从石墨烯转化的材料可以是氟化石墨烯。 沟道层可以包括图案化的石墨烯区域。 图案化的石墨烯区域可以由从石墨烯转换的区域限定。 图案化的石墨烯区域可以具有纳米级或纳米级结构。 晶体管的栅极可以包括石墨烯。

    미세 소노스 트랜지스터 및 그 제조 방법
    7.
    发明公开
    미세 소노스 트랜지스터 및 그 제조 방법 无效
    一种精细的SONOS晶体管及其制造方法

    公开(公告)号:KR1020090120119A

    公开(公告)日:2009-11-24

    申请号:KR1020080046000

    申请日:2008-05-19

    CPC classification number: H01L29/4234 H01L27/11568 H01L27/11573 H01L29/792

    Abstract: PURPOSE: A fine transistor and a method for manufacturing the same are provided to make a manufacturing process simple by forming a space through a round etching and forming a SONOS cell using a charge trap layer. CONSTITUTION: In a fine transistor and a method for manufacturing the same, a tunnel oxide film is formed on a semiconductor substrate(100). A nitride film and a passivation are formed on the tunnel oxide film(110), and the passivation is pattern and is used as a mask to etch the nitride film, and charge trapping layers(123) which are separated from each other. A blocking insulation film(124) is formed on a formed nitride film, and an electrode is formed on the blocking oxide film and the tunnel oxide film.

    Abstract translation: 目的:提供精细晶体管及其制造方法,以通过圆形蚀刻形成空间并使用电荷陷阱层形成SONOS电池来简化制造工艺。 构成:在微细晶体管及其制造方法中,在半导体衬底(100)上形成隧道氧化膜。 在隧道氧化膜(110)上形成氮化物膜和钝化层,并且钝化是图案,并用作掩模以蚀刻氮化物膜,并对彼此分离的电荷俘获层(123)进行充电。 在形成的氮化物膜上形成阻挡绝缘膜(124),并且在阻挡氧化膜和隧道氧化物膜上形成电极。

    하드 디스크의 디펙트 처리방법

    公开(公告)号:KR100306384B1

    公开(公告)日:2001-11-30

    申请号:KR1019960000298

    申请日:1996-01-09

    Inventor: 정용석

    Abstract: PURPOSE: A method of processing a defect of a hard disk is provided to have spare sectors per cylinder instead of per track, to reduce the size occupied by the spare sectors, and to replace reassigned sectors with a spare sector of the nearest cylinder, so as to decrease a seek time for reading/writing the reassigned sectors. CONSTITUTION: Spare sectors are set on the last track of a cylinder, without putting one spare sector per track. If inferior sectors are more than the set spare sectors, inferior sectors which are not processed by a present cylinder are reassigned to an unused spare sector of the nearest neighboring cylinder.

    그라운드 스위치를 갖는 메모리 장치
    9.
    发明公开
    그라운드 스위치를 갖는 메모리 장치 审中-实审
    具有GND开关的存储器件

    公开(公告)号:KR1020170022412A

    公开(公告)日:2017-03-02

    申请号:KR1020150117336

    申请日:2015-08-20

    Abstract: 그라운드스위치를갖는저항성메모리장치에대하여개시된다. 저항성메모리장치는행들및 열들로복수개의메모리셀들이배열되는메모리셀 어레이내에그라운드스위치를포함한다. 그라운드스위치는메모리셀 어레이의열들중 하나에위치하는메모리셀들중 제1 메모리셀의셀 트랜지스터소스와제1 접지라인사이에연결되는제1 트랜지스터를포함하고, 비트라인들각각과제2 접지라인사이에연결되는제2 트랜지스터를포함한다. 제1 트랜지스터의게이트는해당되는비트라인에연결되고, 제2 트랜지스터의게이트는해당되는소스라인에연결된다. 그라운드스위치는메모리셀의기입/독출동작에서소스라인및 비트라인의배선저항을줄인다.

    Abstract translation: 电阻式存储装置包括具有多个存储单元的存储单元阵列和第一接地开关。 多个存储单元被布置成多行和多列,并且多个存储单元的第一列中的每个存储单元连接在第一位线和第一源极线之间。 第一接地开关与第一源极线并联连接,并且第一接地开关被配置为选择性地提供从第一位线到接地的第一电流路径,通过多个存储单元的第一列中的选定存储单元, 第一个源行,当前路径仅遍历第一个源行的一部分。

    세틀링 시간 제어를 이용하는 노광 방법 및 이를 이용한 집적회로 소자의 제조 방법
    10.
    发明公开
    세틀링 시간 제어를 이용하는 노광 방법 및 이를 이용한 집적회로 소자의 제조 방법 审中-实审
    使用调整时间的控制的曝光方法和使用曝光方法制造集成电路装置的方法

    公开(公告)号:KR1020150122553A

    公开(公告)日:2015-11-02

    申请号:KR1020140073681

    申请日:2014-06-17

    CPC classification number: H01L21/0275

    Abstract: 세틀링시간제어를이용하는노광방법을제공한다. 노광시스템의빔 발생부로부터하전입자빔을조사한다. 기판상의노광대상영역중 주편향기에의해정해지는사이즈를가지는메인필드영역내에서최종적으로조사된빔 샷의제1 위치로부터후속될빔 샷의제2 위치까지의편향거리가제1 거리이내인지판별한다. 제2 위치까지의편향거리가제1 거리이내일때 후속될빔 샷의안정화를위한세틀링시간이 0 보다큰 일정한최소치로설정되도록편향거리에따른세틀링시간을설정한다. 설정된세틀링시간에의거하여주 편향기를이용하여빔을편향시켜제2 위치에빔 샷을조사한다.

    Abstract translation: 使用用于建立时间的控制的曝光方法可以包括:在包括光束发生器的曝光系统中照射带电粒子束; 确定从射出的最近辐射光束的第一位置到后续光束射击的第二位置的偏转距离是否在基板上的曝光目标区域的主场区域中的第一距离内,并且主场区域具有 尺寸由主导流板决定; 根据所述偏转距离设定建立时间,使得当从所述第一位置到所述第二位置的偏转距离在所述第一距离内时,所述后续射束的建立时间被设定为大于零的恒定最小值; 以及基于所设置的建立时间使用所述主偏转器偏转所述光束,以将射束辐射到所述第二位置。

Patent Agency Ranking