公开(公告)号：KR1020160024058A

公开(公告)日：2016-03-04

申请号：KR1020140109653

申请日：2014-08-22

Applicant: 삼성전자주식회사

Inventor： 이현정 ,  구본영 ,  김선정 ,  유종렬 ,  이승훈 ,  탕,포런

IPC: H01L21/8234 ,  H01L21/033

CPC classification number: H01L29/66795 ,  H01L21/3085 ,  H01L21/76224 ,  H01L21/823412 ,  H01L21/823807 ,  H01L21/0332 ,  H01L21/0338

Abstract: 반도체소자의제조방법은기판상에채널막을형성하는것, 상기채널막상에희생막을형성하는것, 상기희생막상에하드마스크패턴을형성하는것, 및상기하드마스크패턴을식각마스크로사용하여상기하드마스크패턴에노출된상기희생막및 상기채널막을식각하여, 상기희생막이제거되어상부면이드러난채널부를형성하는것을포함하되, 상기채널막은 SiGe(0≤y

Abstract translation: 一种制造半导体器件的方法包括以下步骤：在衬底上形成通道膜; 在沟道膜上形成牺牲膜; 在牺牲膜上形成硬掩模; 并且通过使用硬掩模图案作为蚀刻掩模蚀刻牺牲膜和暴露于硬掩模图案的沟道膜，形成具有暴露的上平面的通道部分作为牺牲膜。 沟道膜是Si_（1-y）Ge_y（0 <= y <1）膜，牺牲膜是Si_（1-z）Ge_z（0 <= z <1），其中锗（Ge_z ）比通道膜的锗（Ge_y）的含量多。 本发明的目的是提供可以进一步提高可靠性的半导体器件的制造方法。

公开(公告)号：KR101628197B1

公开(公告)日：2016-06-09

申请号：KR1020140109653

申请日：2014-08-22

Applicant: 삼성전자주식회사

Inventor： 이현정 ,  구본영 ,  김선정 ,  유종렬 ,  이승훈 ,  탕,포런

IPC: H01L21/8234 ,  H01L21/033

CPC classification number: H01L29/66795 ,  H01L21/3085 ,  H01L21/76224 ,  H01L21/823412 ,  H01L21/823807

Abstract: 반도체소자의제조방법은기판상에채널막을형성하는것, 상기채널막상에희생막을형성하는것, 상기희생막상에하드마스크패턴을형성하는것, 및상기하드마스크패턴을식각마스크로사용하여상기하드마스크패턴에노출된상기희생막및 상기채널막을식각하여, 상기희생막이제거되어상부면이드러난채널부를형성하는것을포함하되, 상기채널막은 SiGe(0≤y

公开(公告)号：KR1020170036966A

公开(公告)日：2017-04-04

申请号：KR1020150135860

申请日：2015-09-24

Applicant: 삼성전자주식회사

Inventor： 탕,포런 ,  김선정 ,  양문승 ,  이승훈 ,  이현정 ,  정근희

IPC: H01L21/8238 ,  H01L21/20 ,  H01L21/02 ,  H01L21/04 ,  H01L21/302

CPC classification number: H01L21/823892 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02458 ,  H01L21/02463 ,  H01L21/02499 ,  H01L21/02532 ,  H01L21/0254 ,  H01L21/02546 ,  H01L21/30604 ,  H01L21/30612 ,  H01L21/308 ,  H01L21/823807 ,  H01L21/8258 ,  H01L27/092 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/1083 ,  H01L29/16 ,  H01L29/161 ,  H01L29/20 ,  H01L29/2003 ,  H01L29/78

Abstract: 반도체소자의제조방법을제공한다. 제1 트랜지스터를위한제1 및제2 물질막들을에피택시얼성장공정으로형성하고, 제1 및제2 물질막들의일부를식각하여리세스를형성한후, 제2 트랜지스터를위한제3 및제4 물질막들을에피택시얼성장공정을형성한다. 이때, 에피택시얼성장공정중에불순물을함께공급하여소정의이온주입공정을생략함과동시에이온주입공정으로인한손상을억제할수 있다.

Abstract translation: 提供了一种制造半导体器件的方法。 第一，然后通过在外延生长步骤中的晶体管，并且所述第一mitje蚀刻第二材料层的一部分上形成第一mitje第二材料膜形成的凹部，第二晶体管用于第三mitje第四材料膜 由此形成外延生长过程。 此时，可以在外延生长工艺期间一起提供杂质以省略预定的离子注入工艺并且抑制由于离子注入工艺造成的损坏。