公开(公告)号：KR1019950034254A

公开(公告)日：1995-12-26

申请号：KR1019950012692

申请日：1995-05-20

Applicant: 삼성전자주식회사

Inventor： 서동일 ,  정세진 ,  박찬종 ,  한대근

IPC: G11C7/00

Abstract: 본 발명은 특히 멀티입출력선으로 형성되는 칩아키텍쳐에 따라 구현되어 고대역폭을 달성하도록 하는 반도체 메모리장치 및 그 신호선배치방법에 도모하기 위한 것으로, 다수개의 메모리쎌을 저장하는 기준블럭과, 상기 기준블럭이 칩의 길이방향으로 다수개로 형성되어 이루어지는 단위어레이와. 상기 단위어레이가 상기 길이방향과 직각으로 되는 세로방향으로 다수개로 형성되어 이루어지는 서브어레이와, 상기 길이방향으로 신장되는 워드라인과, 상기 세로방향으로 신장되는 비트라인쌍과, 상기 서브어레이의 상부에 형성하되 상기 비트라인쌍방향으로 신장되며 비트라인쌍 다수개에 하나씩 대응접속되는 데이타입출력선쌍과, 상기 비트라인쌍과 데이타 입출력선쌍을 접속시키는 컴럼게이트와 ,상기 비트라인쌍방향으로 신장디며 상기 컬럼게이트를 제어하는 컬럼 선택선과, 상기 데이타입출력선쌍 다수개에 하나씩 대응접속되는 메인 데이타입출력선쌍과, 상기 다수개의 데이타입출력선쌍과 하나의 메인데이타입출력선쌍을 접속하는 멀티플렉서를 구비하여 상기 메인데이타입출력선쌍의 수만큼 각각의 단위어레이로부터 데이타를 액세 스하는 반도체메모리장치 및 그 신호선배치방법을 개시하고 있다.

公开(公告)号：KR100181202B1

公开(公告)日：1999-04-15

申请号：KR1019950012692

申请日：1995-05-20

Applicant: 삼성전자주식회사

Inventor： 서동일 ,  정세진 ,  박찬종 ,  한대근

IPC: G11C7/00

Abstract: 본 발명은 특히 멀티 입출력선으로 형성되는 칩아키텍쳐에 따라 구현되어 고대역폭을 달성하도록 하는 반도체 메모리 장치 및 그 신호선 배치 방법에 도모하기 위한 것으로, 다수개의 메모리 쎌을 저장하는 기준 블럭과, 상기 기준 블럭이 칩의 길이방향으로 다수개로 형성되어 이루어지는 단위어레이와, 상기 단위어레이가 상기 길이방향과 직각으로 되는 세로방향으로 다수개로 형성되어 이루어지는 서브어레이와, 상기 길이방향으로 신장되는 워드라인과, 상기 세로방향으로 신장되는 비트라인 쌍과, 상기 서브어레이의 상부에 형성하되 상기 비트라인 쌍방향으로 신장되며 비트라인 쌍 다수개에 하나씩 대응 접속되는 데이터 입출력선쌍과, 상기 비트라인 쌍과 데이터 입출력선 쌍을 접속시키는 컬럼게이트와, 상기 비트라인 쌍방향으로 신장되며 상기 컬럼게이트를 제어하는 컬럼선택선과, 상기 데이터 입출력선 쌍 다수개에 하나씩 대응 접속되는 메인데이타 입출력선 쌍과, 상기 다수개의 데이터 입출력선 쌍과 하나의 메인데이타 입출력선 쌍을 접속하는 멀티플렉서를 구비하여, 상기 메인데이타 입출력선 쌍의 수만큼 각각의 단위어레이로부터 데이터를 액세스하는 반도체 메모리 장치 및 그 신호선 배치 방법을 개시하고 있다.