-
公开(公告)号：KR100496862B1
公开(公告)日：2005-06-22
申请号：KR1020020059837
申请日：2002-10-01
Applicant: 삼성전자주식회사
CPC classification number: G01R31/318505 , G01R31/318513
Abstract: 본 발명은 다수개의 반도체칩들이 실장된 패키지를 효율적으로 테스트하는 장치를 제공한다. 본 발명에 따른 장치는 적어도 하나의 구동채널과 적어도 하나의 입출력채널을 가진 테스트 드라이버와, 상기 패키지를 탑재하는 테스트보드를 구비하며, 상기 반도체칩들의 구동핀들은 상기 구동채널에 병렬로 연결되고 상기 반도체칩들의 입출력핀들은 상기 입출력채널에 병렬로 연결된다.
-
公开(公告)号：KR100247173B1
公开(公告)日：2000-03-15
申请号：KR1019970051931
申请日：1997-10-10
Applicant: 삼성전자주식회사
IPC: H01L21/66
Abstract: 본 발명은 번-인 검사 시스템에 관한 것으로서, 챔버에 실장된 검사기판에 장착된 복수의 집적회로 소자를 임의로 선택할 수 있는 선택신호 발생부를 구비한다. 선택신호 발생부는 외부 데이터를 번지신호에 의해 지정되는 메모리 셀에 기록하고 이 기록된 데이터를 선택신호로서 출력하는 메모리 소자와 메모리 소자에 입력되는 번지신호를 순차적으로 증가시키기 위한 카운터를 구비한다. 메모리 소자에 공급되는 데이터와 번지신호는 검사 시스템의 제어부에 의해 결정된다. 본 발명을 적용하면 검사시간이 단축되고 검사공정의 효율이 높아지며, 병합 데이터 출력모드로 동작하는 소자와 표준모드로 동작하는 소자를 하나의 검사기판을 사용하여 검사하는 것이 가능하다.
-
公开(公告)号：KR1020040037329A
公开(公告)日：2004-05-07
申请号：KR1020020065784
申请日：2002-10-28
Applicant: 삼성전자주식회사
Abstract: PURPOSE: A semiconductor device test device is provided, which is tested within a predetermined temperature range by suppressing the temperature rising due to the heat generated by the semiconductor device. CONSTITUTION: A semiconductor device test device includes a chamber, a board, a pushing plate, a temperature control member(140). The chamber supplies a test space. The board is provided with a socket to perform the test by receiving the semiconductor device. The pushing plate is provided with a pusher to contact the semiconductor to the socket during the test. And, the temperature control member(140) includes a heat sink, a ventilation tube and a fan. The heat sink is installed on the pusher and contact to the semiconductor device. The ventilation tube is installed on the pushing plate for supplying the air on the heat sink. And, the fan supplies the air to the ventilation tube.
Abstract translation: 目的：提供一种半导体器件测试装置，其通过抑制由于半导体器件产生的热而引起的温度上升而在预定温度范围内进行测试。 构成：半导体器件测试装置包括腔室，板，推板，温度控制构件（140）。 该室提供测试空间。 该电路板设有插座，用于通过接收半导体器件进行测试。 在测试期间，推板设置有推动器以将半导体接触到插座。 并且，温度控制部件（140）具有散热器，通气管和风扇。 散热器安装在推动器上并与半导体器件接触。 通风管安装在推板上，用于在散热器上提供空气。 并且，风扇将空气供应到通风管。
-
公开(公告)号：KR100190921B1
公开(公告)日：1999-06-01
申请号：KR1019960044190
申请日：1996-10-05
Applicant: 삼성전자주식회사
IPC: H01L21/66
Abstract: 본 발명은 반도체 제품의 초기불량을 검사하기 위해 것으로, 반도체 칩 장치에 입력된 전기적 신호를 체크하기 위한 다이내믹 번인 보드의 엠비티(MBT;MONITORING BURN-IN TESTOR)구조에 관한 것이다.
본 발명은,제네레이터와; 상기 제네레이터와 연결 설치되어 있는 드라이브 보드와;
상기 드라이브 보드와 연결설치 되어 있는 번인 보드를 포함하고 있는 번인 시스템에 있어서,프로그램을 저장하고, 상호 데이터를 교환할 수 있는 송신수단인 서버와; 상기 서버에 의해 송신된 프로그램을 수신하여 데이터를 인가하여 주기 위한 퍼스널 컴퓨터와; 상기 각각의 퍼스널 컴퓨터에서 인가된 데이터를 수신하여 인터페이스 기능을 수행하기 위한 패턴 제네레이터와; 상기 패턴 제네레이터의 인터페이스 기능에 의해 인가된 신호를 비교 검색하기 위한 드라이버 제네레이터; 및 상기 드라이버 제네레이터에 의해 비교 검색된 신호를 읽고 쓰기 위한 번인보드를 포함하는 것을 특징으로 하는 다이내믹 번인 장치의 MBT(MONITORING BURN-IN TESTOR)를 제공한다.
따라서, 본 발명에 의하면, 번인 시스템의 각각의 구성요소간에 신호의 흐름이 양방향으로 상호 피드백이 가능하여 지는 장점이 있고, 시그널 체크를 제거하여 생산성과 반도체 소자의 품질을 향상시킬수 있는 효과가 있다.-
公开(公告)号：KR1019980025897A
公开(公告)日：1998-07-15
申请号：KR1019960044190
申请日：1996-10-05
Applicant: 삼성전자주식회사
IPC: H01L21/66
Abstract: 본 발명은 반도체 제품의 초기불량을 검사하기 위해 것으로, 반도체 칩 장치에 입력된 전기적 신호를 체크하기 위한 다이내믹 번인 보드의 엠비티(MBT;MONITORING BURN-IN TESTOR)구조에 관한 것이다.
본 발명은,제네레이터와; 상기 제네레이터와 연결 설치되어 있는 드라이브 보드와;
상기 드라이브 보드와 연결설치 되어 있는 번인 보드를 포함하고 있는 번인 시스템에 있어서,프로그램을 저장하고, 상호 데이터를 교환할 수 있는 송신수단인 서버와; 상기 서버에 의해 송신된 프로그램을 수신하여 데이터를 인가하여 주기 위한 퍼스널 컴퓨터와; 상기 각각의 퍼스널 컴퓨터에서 인가된 데이터를 수신하여 인터페이스 기능을 수행하기 위한 패턴 제네레이터와; 상기 패턴 제네레이터의 인터페이스 기능에 의해 인가된 신호를 비교 검색하기 위한 드라이버 제네레이터; 및 상기 드라이버 제네레이터에 의해 비교 검색된 신호를 읽고 쓰기 위한 번인보드를 포함하는 것을 특징으로 하는 다이내믹 번인 장치의 MBT(MONITORING BURN-IN TESTOR)를 제공한다.
따라서, 본 발명에 의하면, 번인 시스템의 각각의 구성요소간에 신호의 흐름이 양방향으로 상호 피드백이 가능하여 지는 장점이 있고, 시그널 체크를 제거하여 생산성과 반도체 소자의 품질을 향상시킬수 있는 효과가 있다.-
Patent Agency Ranking
公开(公告)号：KR1020040015899A
公开(公告)日：2004-02-21
申请号：KR1020020048043
申请日：2002-08-14
Applicant: 삼성전자주식회사
Inventor： 허경일
IPC: G01R31/26 , G01R31/3183
CPC classification number: G11C29/56 , G01R31/31926 , G01R31/31932 , G11C29/56004 , G11C2029/2602 , G11C2029/5602
Abstract: PURPOSE: A system for simultaneously testing various types of semiconductor devices is provided to simultaneously test the various types of semiconductor devices in parallel by using a plurality of test stations, thereby saving the time and cost required for testing the various types of semiconductor devices. CONSTITUTION: A system for simultaneously testing various types of semiconductor devices includes a plurality of test stations(230,260), a plurality of test pattern generators(210,250) and a plurality of comparators(220,240). The plurality of test stations(230,260) performs the tests of the plurality of semiconductor devices. The plurality of test pattern generators(210,250) generates the test patterns supplied to the semiconductor devices on a corresponding test station in response to the test command supplied from a host and an expected data. And, the plurality of comparators(220,240) compare the expected data with the data outputted from the semiconductor devices on the corresponding test stations. Each of the semiconductor devices arranged on the test stations(230,260) is a different type.
Abstract translation: 目的：提供同时测试各种类型的半导体器件的系统，以通过使用多个测试站来同时测试各种类型的半导体器件，从而节省了测试各种类型的半导体器件所需的时间和成本。 构成：用于同时测试各种类型的半导体器件的系统包括多个测试台（230,260），多个测试图形发生器（210,250）和多个比较器（220,240）。 多个测试台（230,260）执行多个半导体器件的测试。 多个测试图形生成器（210,250）响应于从主机提供的测试命令和预期数据，生成提供给相应测试台上的半导体器件的测试图案。 并且，多个比较器（220,240）将预期数据与在相应测试台上从半导体器件输出的数据进行比较。 布置在测试台（230,260）上的每个半导体器件是不同类型的。
-
公开(公告)号：KR1019980041934A
公开(公告)日：1998-08-17
申请号：KR1019970051931
申请日：1997-10-10
Applicant: 삼성전자주식회사
IPC: H01L21/66
Abstract: 본 발명은 번-인 검사 시스템에 관한 것으로서, 챔버에 실장된 검사기판에 장착된 복수의 집적회로 소자를 임의로 선택할 수 있는 선택신호 발생부를 구비한다. 선택신호 발생부는 외부 데이터를 번지신호에 의해 지정되는 메모리 셀에 기록하고 이 기록된 데이터를 선택신호로서 출력하는 메모리 소자와 메모리 소자에 입력되는 번지신호를 순차적으로 증가시키기 위한 카운터를 구비한다. 메모리 소자에 공급되는 데이터와 번지신호는 검사 시스템의 제어부에 의해 결정된다. 본 발명을 적용하면 검사시간이 단축되고 검사공정의 효율이 높아지며, 병합 데이터 출력모드로 동작하는 소자와 표준모드로 동작하는 소자를 하나의 검사기판을 사용하여 검사하는 것이 가능하다.
-
公开(公告)号：KR100487535B1
公开(公告)日：2005-05-03
申请号：KR1020020048043
申请日：2002-08-14
Applicant: 삼성전자주식회사
Inventor： 허경일
IPC: G01R31/26 , G01R31/3183
CPC classification number: G11C29/56 , G01R31/31926 , G01R31/31932 , G11C29/56004 , G11C2029/2602 , G11C2029/5602
Abstract: 복수의 반도체 장치들을 테스트하기 위한 복수의 테스트 스테이션들을 갖는 반도체 테스트 시스템이 개시된다. 상기 반도체 테스트 시스템은 상기 테스트 스테이션들에 각각 대응하고, 호스트로부터 제공되는 테스트 명령에 응답해서 대응하는 테스트 스테이션 상의 상기 반도체 장치들로 제공될 테스트 패턴들과 기대 데이터를 생성하는 테스트 패턴 생성기들과 상기 테스트 스테이션들에 각각 대응하고, 상기 기대 데이터와 상기 대응하는 테스트 스테이션 상의 상기 반도체 장치들로부터 출력되는 데이터를 비교하는 비교기들을 포함한다. 여기서, 상기 테스트 스테이션들 상에 배열되는 상기 반도체 장치들은 상기 테스트 스테이션들마다 서로 다를 수 있다. 이와 같이, 복수의 테스트 스테이션들을 이용하여 서로 다른 종류의 반도체 장치들을 동시에 병렬로 테스트할 수 있으므로, 소량의 서로 다른 종류의 반도체 장치들을 테스트하는데 소요되는 시간과 비용이 절감된다.
-
公开(公告)号：KR1020040029537A
公开(公告)日：2004-04-08
申请号：KR1020020059837
申请日：2002-10-01
Applicant: 삼성전자주식회사
CPC classification number: G01R31/318505 , G01R31/318513
Abstract: PURPOSE: A test apparatus of a multi chip package and its method are provided to improve test efficiency of the multi chip package. CONSTITUTION: As to the test apparatus to test a package(1) where a number of semiconductor chips(IC1,IC2,IC3) are mounted, a test driver has at least one driving channel(2) and at least one input/output channel(3). And a test board is loaded with the package. Driving pins of the semiconductor chips are connected to the driving channel in parallel and input/output pins of the semiconductor chips are connected to the input/output channel in parallel. While one of the semiconductor chips is being tested, driving pins and input/output pins of the other semiconductor chips are in a high impedance state.
Abstract translation: 目的：提供多芯片封装的测试装置及其方法，以提高多芯片封装的测试效率。 规定：对于安装有多个半导体芯片（IC1，IC2，IC3）的封装（1）的测试装置，测试驱动器具有至少一个驱动通道（2）和至少一个输入/输出通道 （3）。 并且一个测试板装满了包装。 半导体芯片的驱动引脚并联连接到驱动通道，并且半导体芯片的输入/输出引脚并行连接到输入/输出通道。 当其中一个半导体芯片被测试时，其他半导体芯片的驱动引脚和输入/输出引脚处于高阻抗状态。
-
10.发明授权
公开(公告)号：KR100216993B1
公开(公告)日：1999-09-01
申请号：KR1019970032280
申请日：1997-07-11
Applicant: 삼성전자주식회사
IPC: G01R31/28
CPC classification number: G01R31/31905
Abstract: During burn-in testing of IC devices, the devices operate in either merged data output mode for shortening the test time or in standard mode for detecting defective data output terminals of the devices. A single test board is provided to test the devices regardless of the operational mode. The test board wiring patterns electrically connect a predetermined number of merged data output terminals of the device to the I/O pins of the test board when the devices are in the merged data output mode. When the devices operate in the standard mode, the wiring patterns electrically connect all the output terminals of the devices to the I/O pins.
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.018 seconds)
