-
公开(公告)号：WO2019045481A1
公开(公告)日：2019-03-07
申请号：PCT/KR2018/010054
申请日：2018-08-30
Applicant: 삼성전자주식회사
Abstract: 본 발명은 상기 설명한 문제점을 해결하기 위해 고안된 발명으로서, 디스플레이가 장착되어 있지 않은 본체에 저장되어 있는 저장물에 대한 정보를 디스플레이가 장착된 다른 본체에 표시함으로써, 사용자가 하나의 디스플레이로 복수 개의 본체에 저장되어 있는 저장물을 관리할 수 있는 냉장고를 제공하기 위함이다. 일 실시예에 따른 냉장고는 제2 저장실을 촬영하는 제2 카메라를 포함하는 제2 본체 및 적어도 일 측에 마련되는 제1 디스플레이, 제1 저장실을 촬영하는 제1 카메라 및 상기 제1 카메라가 촬영한 영상 및 상기 제2 카메라가 촬영한 영상을 상기 제1 디스플레이에 표시하는 제1 제어부를 포함하는 제1 본체를 포함할 수 있다.
-
公开(公告)号：KR1020090117213A
公开(公告)日：2009-11-12
申请号：KR1020080043149
申请日：2008-05-09
Applicant: 삼성전자주식회사 , 재단법인서울대학교산학협력재단
IPC: H03M7/00
CPC classification number: H03M13/2906 , H03M13/1102 , H03M13/1108 , H03M13/1111 , H03M13/1117 , H03M13/1194 , H03M13/136 , H03M13/15 , H03M13/1515 , H03M13/152 , H03M13/296 , H03M13/3707 , H03M13/3738
Abstract: PURPOSE: A hierarchical decoding apparatus is provided to reduce a whole bit error rate by applying one of various decoding algorithms based on a decoding result of a received signal. CONSTITUTION: In a hierarchical decoding apparatus, a buffer(2) buffers a reception signal transmitted through a channel according to a control signal of a controller(8). A first selector(3) transmits an output signal of the buffer to one among lots of decoder stages(4,5,6) in response a first selection signal. A decoder stages perform decoding of the reception signal according to a decoding algorithm having different computational complexity. A second selector(7) transmits a decoded signal from one decoder stage to the controller in response to a second selective signal. The controller analyzes a decoded signal of the second selector and determines whether decoding of the reception signal is fail or not based on an analyzed result.
Abstract translation: 目的：提供一种基于接收信号的解码结果的各种解码算法之一来降低整体误码率的分层解码装置。 构成：在分层解码装置中，缓冲器（2）根据控制器（8）的控制信号缓冲通过信道发送的接收信号。 响应于第一选择信号，第一选择器（3）将缓冲器的输出信号发送到许多解码器级（4,5,6）中的一个。 解码器级根据具有不同计算复杂度的解码算法执行接收信号的解码。 第二选择器（7）响应于第二选择信号将解码信号从一个解码器级发送到控制器。 控制器分析第二选择器的解码信号，并且基于分析结果来确定接收信号的解码是否失败。
-
公开(公告)号：KR1020090126829A
公开(公告)日：2009-12-09
申请号：KR1020080053150
申请日：2008-06-05
Applicant: 삼성전자주식회사 , 재단법인서울대학교산학협력재단
CPC classification number: H03M13/1105 , H03M13/136 , H03M13/15 , H03M13/1515 , H03M13/152 , H03M13/2906 , H03M13/3738 , H03M13/3753 , H04L1/0051 , H04L1/0057
Abstract: PURPOSE: An iterative decoding method and an iterative decoding apparatus are provided to improve a bit error rate by outputting estimated values of all corresponding variable nodes as a final decoding result when a minimum number of check nodes dose not satisfy a parity check formula. CONSTITUTION: An iterative decoding method and an iterative decoding apparatus include a data buffer and a decoding block. The first estimated values corresponding to all variable nodes are stored into a buffer when an error bit number is minimum by using an iterative decoding algorithm while increasing the number of iterative decoding from one to a maximum iteration number gradually(S10-S30). The first estimated values stored in the buffer are outputted as a final decoding result when the iteration number is reached to the maximum iteration number(S40-S50).
Abstract translation: 目的：提供一种迭代解码方法和迭代解码装置，当最小数量的校验节点不满足奇偶校验公式时，通过输出所有对应的可变节点的估计值作为最终解码结果来提高误码率。 构成：迭代解码方法和迭代解码装置包括数据缓冲器和解码块。 当逐渐将迭代解码次数从1增加到最大迭代次数（S10-S30）时，通过使用迭代解码算法，当错误比特数最小时，对应于所有可变节点的第一估计值被存储到缓冲器中。 当迭代次数达到最大迭代次数时，存储在缓冲器中的第一估计值作为最终解码结果输出（S40-S50）。
-
公开(公告)号：KR101526317B1
公开(公告)日：2015-06-11
申请号：KR1020080043149
申请日：2008-05-09
Applicant: 삼성전자주식회사 , 재단법인서울대학교산학협력재단
IPC: H03M7/00
CPC classification number: H03M13/2906 , H03M13/1102 , H03M13/1108 , H03M13/1111 , H03M13/1117 , H03M13/1194 , H03M13/136 , H03M13/15 , H03M13/1515 , H03M13/152 , H03M13/296 , H03M13/3707 , H03M13/3738
Abstract: 디코더가개시된다. 상기디코더는각각이서로다른복호알고리즘을사용하여수신신호에대한복호동작을수행하는다수의디코더스테이지들, 및상기다수의디코더스테이지들중에서어느하나의디코더스테이지에의하여수행된상기수신신호에대한복호성공여부에응답하여나머지디코더스테이지들각각의복호동작여부를제어하는컨트롤러를포함한다.
-
公开(公告)号：KR102008317B1
公开(公告)日：2019-08-07
申请号：KR1020120023601
申请日：2012-03-07
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
-
Patent Agency Ranking
公开(公告)号：KR101824227B1
公开(公告)日：2018-02-05
申请号：KR1020090072906
申请日：2009-08-07
Applicant: 삼성전자주식회사
CPC classification number: G11C11/5628 , G11C7/1012 , G11C11/5642 , G11C2211/5647
Abstract: 본발명의실시예에따른비휘발성메모리장치의프로그램방법은, 데이터의상태쌍의개수를카운트하고, 상기상태쌍은, 제 1 워드라인에연결된메모리셀에프로그램될데이터의제 1 상태와상기제 1 워드라인에인접한제 2 워드라인에연결된메모리셀에프로그램될데이터의제 2 상태이고, 상기제 1 상태가프로그램될메모리셀과상기제 2 상태가프로그램될메모리셀은서로동일한비트라인에연결되는단계, 상기카운트값을줄이기위하여상기데이터를변조하는단계, 및상기변조된데이터를프로그램하는단계를포함한다. 본발명에따른비휘발성메모리장치의프로그램방법은특정상태로프로그램되는데이터를회피할수 있다.
Abstract translation: 一种对非易失性存储器件进行编程的方法包括：对输入数据单元中的多个状态对进行计数，对输入数据单元进行调制以减少其中所包含的状态对的数量，并且将经调制的输入数据单元编程到非易失性存储器 设备。 每个状态对包括具有第一状态并且被指定用于在连接到第一字线的存储单元中编程的数据以及被指定用于在连接到与第一字线相邻的第二字线的存储单元中编程的第二状态的数据 。 连接到第一字线的存储单元与连接到第二字线的存储单元相邻。
-
公开(公告)号：KR101736337B1
公开(公告)日：2017-05-30
申请号：KR1020110017565
申请日：2011-02-28
Applicant: 삼성전자주식회사
CPC classification number: G06F21/00 , G06F11/1012 , G06F11/108 , G06F12/00 , G06F12/14 , G11C11/00 , G11C11/5642 , G11C16/26 , G11C16/3418
Abstract: 비휘발성메모리장치가개시된다. 상기비휘발성메모리장치는프로그램데이터를저장하는메모리셀 어레이와, 하드디시젼리드전압및 적어도하나이상의소프트디시젼리드전압을형성하는전압발생회로와, 랜덤시퀀스를발생시키는랜덤시퀀스발생회로와, 비트라인을통해상기메모리셀 어레이와연결되고, 상기랜덤시퀀스, 상기하드디시젼리드전압인가로인해리드된하드디시젼데이터와, 상기소프트디시젼리드전압인가로인해리드된소프트디시젼데이터를저장하는적어도하나의래치를포함하는페이지버퍼와, 상기프로그램데이터및 상기랜덤시퀀스를상기페이지버퍼에선택적으로전달하는멀티플렉서회로와, 상기랜덤시퀀스발생회로, 상기페이지버퍼, 및상기멀티플렉서회로를제어하는컨트롤로직을포함하며, 상기컨트롤로직의제어에따라, 상기페이지버퍼는상기랜덤시퀀스를사용하여상기하드디시젼데이터를디랜덤마이징하고상기소프트디시젼데이터는디랜덤마이징되지않는다.
Abstract translation: 公开了一种非易失性存储器件。 非易失性存储器件包括：存储单元阵列，其存储的节目数据时，硬判决读取电压和至少一个软判决作为用于形成读出电压的电压产生电路，以及用于产生随机序列的随机序列发生器，位 并且由于应用软判决引线电压而读取的软判决数据和由于判定引线电压的硬应用而读取的硬判决数据被存储在存储器单元阵列中。 所述页缓冲器，和用于控制该多路复用器电路的控制逻辑，至少页缓冲器包括一个锁存器，多路复用器电路选择性地转移到页缓冲器，该程序数据和该随机序列，以及电路的随机序列产生， 其中页面缓冲器在控制逻辑的控制下， 去指示数据的去随机化，并且软变性数据不是去随机化的。
-
公开(公告)号：KR101736792B1
公开(公告)日：2017-05-18
申请号：KR1020100092583
申请日：2010-09-20
Applicant: 삼성전자주식회사
CPC classification number: G11C11/5621 , G11C16/10 , G11C16/3404
Abstract: 본발명의실시예에따른메모리시스템은데이터를저장하기위한플래시메모리; 및상기플래시메모리를제어하기위한메모리컨트롤러를포함하되, 상기플래시메모리는자체적으로인터리빙동작을수행한다. 본발명의실시예에따른메모리시스템에의하면, 비트에러율불균형을완화할수 있고, ECC 회로의오버헤드를줄일수 있다.
Abstract translation: 根据本发明实施例的存储系统包括用于存储数据的闪存; 并且存储器控制器用于控制闪存，闪存自己执行交织操作。 根据本发明实施例的存储器系统，可以减轻误码率不平衡，并且可以减少ECC电路的开销。
-
公开(公告)号：KR101710663B1
公开(公告)日：2017-02-28
申请号：KR1020100018660
申请日：2010-03-02
Applicant: 삼성전자주식회사
CPC classification number: G11C16/3427 , G11C16/26
Abstract: 본발명은메모리시스템및 그것의동작방법에관한것이다. 본발명에의하면,불휘발성메모리장치를포함하는메모리시스템이동작하는방법은읽기전압을달리하여관찰메모리셀을적어도 1번읽어제 1 읽기데이터심볼을형성하는단계, 읽기전압을달리하여상기관찰메모리셀에인접한간섭메모리셀들을적어도 1번읽어제 2 읽기데이터심볼들을형성하는단계, 및상기제 1 읽기데이터심볼과상기제 2 읽기데이터심볼들에기반하여, 상기관찰메모리셀의논리값을판별하는단계로구성된다.
Abstract translation: 存储系统及其操作方法技术领域本发明涉及存储系统及其操作方法。 根据本发明，一种操作包括非易失性存储器件的存储器系统的方法包括以下步骤：通过用不同的读取电压至少读取一次观察到的存储器单元来形成第一读取数据符号; 读取与所述单元相邻的干扰存储器单元至少一次以形成第二读取数据符号，并且基于所述第一读取数据符号和所述第二读取数据符号来确定所观察的存储器单元的逻辑值 它包括如下步骤：
-
公开(公告)号：KR101678407B1
公开(公告)日：2016-11-23
申请号：KR1020100043613
申请日：2010-05-10
Applicant: 삼성전자주식회사
CPC classification number: G06F11/1048 , G11C29/10 , G11C2029/0411 , H03M7/46
Abstract: 본발명에따른저장장치는, 복수의메모리셀들을포함하는불휘발성메모리장치, 그리고프로그램데이터의배열을조정하여상기복수의메모리셀들에프로그램하는메모리컨트롤러를포함하되, 상기메모리컨트롤러는상기복수의메모리셀들중 인접한메모리셀들상호간의물리적간섭을야기하는특정데이터패턴을상기프로그램데이터로부터제거한다.
-
-
-
-
-
-
-
-
-
Search Results
172
records
(took 0.026 seconds)
