公开(公告)号：KR101685572B1

公开(公告)日：2016-12-12

申请号：KR1020140177787

申请日：2014-12-10

Applicant: 서강대학교산학협력단

Inventor： 김광수 ,  구윤모 ,  조두형

IPC: H01L29/16 ,  H01L29/78 ,  H01L21/336

Abstract: 본발명은바닥산화막의전계를감소시키는실리콘카바이드모스펫소자및 그의제조방법에관한것으로, 실리콘카바이드모스펫소자는, 제 1 도전형 SiC 기판, 제 1 도전형 SiC 기판위에성장시킨제 1 도전형에피(epi)층, 제 1 도전형에피층위에증착된제 2 도전형바디(body)층, 제 2 도전형바디층을관통하여제 1 도전형에피층까지부분식각을통해형성된 1차트렌치(trench) 구조, 1차트렌치구조의바닥면에형성된트렌치바닥층, 트렌치바닥층을포함하여 1차트렌치구조의내측을감싸도록증착되는게이트전극(gate electrode), 1차트렌치구조를제외한제 2 도전형바디의상단에증착되는소스전극(source electrode) 및제 1 도전형 SiC 기판의하단에증착되는드레인전극(drain electrode)을포함하되, 트렌치바닥층은하이(high) K 물질로구성되거나트렌치바닥층에 2차트렌치구조를형성함으로써게이트산화막(gate oxide)의전계(electric field)를감소시킨다.

Abstract translation: 本发明涉及用于减小底部氧化物层的电场的碳化硅（SiC）MOSFET器件及其制造方法。 SiC MOSFET器件包括第一导电SiC衬底，在第一导电SiC衬底上生长的第一导电外延层，沉积在第一导电外延衬底上的第二导电体层，穿过第二导电体层的第一沟槽结构，以及 通过部分蚀刻形成在第一导电外延层上，形成在第一沟槽结构的底表面上的沟槽底层，沉积为围绕包括沟槽底层的第一沟槽结构的内侧的栅电极，沉积的源电极 在除了第一沟槽结构之外的第二导电体层的上端; 以及沉积在第一导电SiC衬底的下端上的漏电极。 沟槽底层由高K材料制成或在沟槽底层上形成第二沟槽结构以减少栅极氧化物层的电场。

公开(公告)号：KR1020160070605A

公开(公告)日：2016-06-20

申请号：KR1020140177787

申请日：2014-12-10

Applicant: 서강대학교산학협력단

Inventor： 김광수 ,  구윤모 ,  조두형

IPC: H01L29/16 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/16 ,  H01L21/76229 ,  H01L29/78 ,  Y10S438/974

Abstract: 본발명은바닥산화막의전계를감소시키는실리콘카바이드모스펫소자및 그의제조방법에관한것으로, 실리콘카바이드모스펫소자는, 제 1 도전형 SiC 기판, 제 1 도전형 SiC 기판위에성장시킨제 1 도전형에피(epi)층, 제 1 도전형에피층위에증착된제 2 도전형바디(body)층, 제 2 도전형바디층을관통하여제 1 도전형에피층까지부분식각을통해형성된 1차트렌치(trench) 구조, 1차트렌치구조의바닥면에형성된트렌치바닥층, 트렌치바닥층을포함하여 1차트렌치구조의내측을감싸도록증착되는게이트전극(gate electrode), 1차트렌치구조를제외한제 2 도전형바디의상단에증착되는소스전극(source electrode) 및제 1 도전형 SiC 기판의하단에증착되는드레인전극(drain electrode)을포함하되, 트렌치바닥층은하이(high) K 물질로구성되거나트렌치바닥층에 2차트렌치구조를형성함으로써게이트산화막(gate oxide)의전계(electric field)를감소시킨다.

Abstract translation: 本发明涉及用于减小底部氧化物层的电场的碳化硅（SiC）MOSFET器件及其制造方法。 SiC MOSFET器件包括第一导电SiC衬底，在第一导电SiC衬底上生长的第一导电外延层，沉积在第一导电外延衬底上的第二导电体层，穿过第二导电体层的第一沟槽结构，以及 通过部分蚀刻形成在第一导电外延层上，形成在第一沟槽结构的底表面上的沟槽底层，沉积为围绕包括沟槽底层的第一沟槽结构的内侧的栅电极，沉积的源电极 在除了第一沟槽结构之外的第二导电体层的上端; 以及沉积在第一导电SiC衬底的下端上的漏电极。 沟槽底层由高K材料制成或在沟槽底层上形成第二沟槽结构以减少栅极氧化物层的电场。