-
公开(公告)号:KR1020170099420A
公开(公告)日:2017-09-01
申请号:KR1020160020923
申请日:2016-02-23
Applicant: 삼성디스플레이 주식회사 , 서강대학교산학협력단
IPC: G09G3/20
CPC classification number: G09G3/3648 , G09G3/20 , G09G3/3258 , G09G2310/027 , G09G2310/08
Abstract: 디지털아날로그변환기는제1 구간동안 N 비트의영상데이터중 적어도일부비트에기초하여제1 아날로그신호를생성하고, 상기제1 구간과다른제2 구간동안상기영상데이터에기초하여제2 아날로그신호를생성하는변환부및 상기제1 구간동안상기제1 아날로그신호를출력단자들에순차적으로분배하고, 상기제2 구간동안상기제2 아날로그신호를상기출력단자들에역순차적으로분배하는분배부를포함할수 있다.
Abstract translation: 数模转换器在第一时间间隔期间基于N位图像数据的至少一些位生成第一模拟信号,并且在除了第一时间间隔之外的第二时间间隔期间基于图像数据生成第二模拟信号 以及分配单元,用于在第一时间间隔期间将第一模拟信号顺序地分配到输出端子,并且在第二时间间隔期间以相反的顺序将第二模拟信号分配到输出端子 。
-
公开(公告)号:KR101905044B1
公开(公告)日:2018-10-05
申请号:KR1020170003549
申请日:2017-01-10
Applicant: 서강대학교산학협력단
Abstract: 본발명은디지털아날로그컨버터에관한것으로서, 전류구동디지털아날로그컨버터에있어서, 복수의부분전류셀 배열로형성되는전류셀, 및상기각 부분전류셀 배열에인가되는바이어스전압부를포함하고, 상기전류셀은, 구현하고자하는비트를소정의수로나누고, 나누어진수만큼부분전류셀 배열을형성하되, 하위부분전류셀 배열을형성하는 N 개의전류셀 중하나의전류셀에흐르는전류는상위부분전류셀 배열을형성하는하나의전류셀에흐르는전류의 1/(N+1)과동일한것을특징으로함으로써스위칭타이밍오류에따른디지털아날로그컨버터성능저하를해결함과동시에별도의보정기법없이소면적, 고해상도및 고속동작의디지털아날로그컨버터를구현할수 있다.
-
公开(公告)号:KR1020180082180A
公开(公告)日:2018-07-18
申请号:KR1020170003549
申请日:2017-01-10
Applicant: 서강대학교산학협력단
CPC classification number: H03M1/742 , H03M1/0845 , H03M1/0863 , H03M2201/3194
Abstract: 본발명은디지털아날로그컨버터에관한것으로서, 전류구동디지털아날로그컨버터에있어서, 복수의부분전류셀 배열로형성되는전류셀, 및상기각 부분전류셀 배열에인가되는바이어스전압부를포함하고, 상기전류셀은, 구현하고자하는비트를소정의수로나누고, 나누어진수만큼부분전류셀 배열을형성하되, 하위부분전류셀 배열을형성하는 N 개의전류셀 중하나의전류셀에흐르는전류는상위부분전류셀 배열을형성하는하나의전류셀에흐르는전류의 1/(N+1)과동일한것을특징으로함으로써스위칭타이밍오류에따른디지털아날로그컨버터성능저하를해결함과동시에별도의보정기법없이소면적, 고해상도및 고속동작의디지털아날로그컨버터를구현할수 있다.
-
-