-
-
公开(公告)号：KR101905044B1
公开(公告)日：2018-10-05
申请号：KR1020170003549
申请日：2017-01-10
Applicant: 서강대학교산학협력단
Abstract: 본발명은디지털아날로그컨버터에관한것으로서, 전류구동디지털아날로그컨버터에있어서, 복수의부분전류셀 배열로형성되는전류셀, 및상기각 부분전류셀 배열에인가되는바이어스전압부를포함하고, 상기전류셀은, 구현하고자하는비트를소정의수로나누고, 나누어진수만큼부분전류셀 배열을형성하되, 하위부분전류셀 배열을형성하는 N 개의전류셀 중하나의전류셀에흐르는전류는상위부분전류셀 배열을형성하는하나의전류셀에흐르는전류의 1/(N+1)과동일한것을특징으로함으로써스위칭타이밍오류에따른디지털아날로그컨버터성능저하를해결함과동시에별도의보정기법없이소면적, 고해상도및 고속동작의디지털아날로그컨버터를구현할수 있다.
-
公开(公告)号：KR1020170015749A
公开(公告)日：2017-02-09
申请号：KR1020150108610
申请日：2015-07-31
Applicant: 삼성디스플레이 주식회사 , 서강대학교산학협력단
CPC classification number: G09G3/3688 , G09G3/3696 , G09G2310/0291
Abstract: 데이터드라이버는디지털-아날로그컨버터및 출력버퍼부를포함한다. 상기디지털-아날로그컨버터는기준계조전압및 영상데이터를수신하여, 영상데이터에대응하는계조전압들을생성한다. 상기출력버퍼부는상기디지털-아날로그컨버터의출력단에연결되어상기계조전압들을수신한다. 또한, 상기출력버퍼부는디지털-아날로그컨버터의출력단에연결되어상기계조전압들중 하나를선택적으로수신하는복수의버퍼회로를포함한다.
Abstract translation: 数据驱动器包括被配置为接收参考灰度电压和图像数据并且被配置为产生对应于图像数据的灰度电压的数模转换器，以及输出缓冲器，包括连接到数字的输出端的多个缓冲电路 模拟转换器，并被配置为选择性地接收灰度电压之一。
-
Patent Agency Ranking
公开(公告)号：KR101431014B1
公开(公告)日：2014-08-20
申请号：KR1020120131674
申请日：2012-11-20
Applicant: 서강대학교산학협력단
IPC: H03F3/217
Abstract: 본 발명은Class-D 출력단 회로에 관한 것으로서 출력단 트랜지스터 쌍을 복수의 단으로 나누어 순차적으로 스위칭하는 것을 특징으로 함으로써, 고속의 스위칭 동작시 출력전압의 큰 오버슈트 및 언더슈트를 줄일 수 있다.
-
公开(公告)号：KR1020170099420A
公开(公告)日：2017-09-01
申请号：KR1020160020923
申请日：2016-02-23
Applicant: 삼성디스플레이 주식회사 , 서강대학교산학협력단
IPC: G09G3/20
CPC classification number: G09G3/3648 , G09G3/20 , G09G3/3258 , G09G2310/027 , G09G2310/08
Abstract: 디지털아날로그변환기는제1 구간동안 N 비트의영상데이터중 적어도일부비트에기초하여제1 아날로그신호를생성하고, 상기제1 구간과다른제2 구간동안상기영상데이터에기초하여제2 아날로그신호를생성하는변환부및 상기제1 구간동안상기제1 아날로그신호를출력단자들에순차적으로분배하고, 상기제2 구간동안상기제2 아날로그신호를상기출력단자들에역순차적으로분배하는분배부를포함할수 있다.
Abstract translation: 数模转换器在第一时间间隔期间基于N位图像数据的至少一些位生成第一模拟信号，并且在除了第一时间间隔之外的第二时间间隔期间基于图像数据生成第二模拟信号 以及分配单元，用于在第一时间间隔期间将第一模拟信号顺序地分配到输出端子，并且在第二时间间隔期间以相反的顺序将第二模拟信号分配到输出端子 。
-
公开(公告)号：KR1020140064385A
公开(公告)日：2014-05-28
申请号：KR1020120131674
申请日：2012-11-20
Applicant: 서강대학교산학협력단
IPC: H03F3/217
CPC classification number: H03F3/2171 , H03F2200/03 , H03F2200/171 , H03F2200/351 , H03H7/0115
Abstract: The present invention relates to a Class-D output stage circuit and characterized by switching in order by dividing a pair of output stage transistors by a plurality of stages, wherein large overshoot and undershoot of the output power can be reduced during high-speed switching operation. More specifically, the present invention relates to a Class-D output stage circuit in which a pair of transistors of each output stage is comprised of high-side switch (HSS) and low-side switch (LSS).
Abstract translation: D类输出级电路技术领域本发明涉及D类输出级电路，其特征在于通过将一对输出级晶体管分成多级进行切换，其中在高速开关操作期间可以减小输出功率的大的过冲和下冲 。 更具体地，本发明涉及一种D类输出级电路，其中每个输出级的一对晶体管包括高侧开关（HSS）和低侧开关（LSS）。
-
-
公开(公告)号：KR1020180082180A
公开(公告)日：2018-07-18
申请号：KR1020170003549
申请日：2017-01-10
Applicant: 서강대학교산학협력단
CPC classification number: H03M1/742 , H03M1/0845 , H03M1/0863 , H03M2201/3194
Abstract: 본발명은디지털아날로그컨버터에관한것으로서, 전류구동디지털아날로그컨버터에있어서, 복수의부분전류셀 배열로형성되는전류셀, 및상기각 부분전류셀 배열에인가되는바이어스전압부를포함하고, 상기전류셀은, 구현하고자하는비트를소정의수로나누고, 나누어진수만큼부분전류셀 배열을형성하되, 하위부분전류셀 배열을형성하는 N 개의전류셀 중하나의전류셀에흐르는전류는상위부분전류셀 배열을형성하는하나의전류셀에흐르는전류의 1/(N+1)과동일한것을특징으로함으로써스위칭타이밍오류에따른디지털아날로그컨버터성능저하를해결함과동시에별도의보정기법없이소면적, 고해상도및 고속동작의디지털아날로그컨버터를구현할수 있다.
-
-
-
-
-
-
-
Search Results
8
records
(took 0.02 seconds)
