-
公开(公告)号：KR101905044B1
公开(公告)日：2018-10-05
申请号：KR1020170003549
申请日：2017-01-10
Applicant: 서강대학교산학협력단
Abstract: 본발명은디지털아날로그컨버터에관한것으로서, 전류구동디지털아날로그컨버터에있어서, 복수의부분전류셀 배열로형성되는전류셀, 및상기각 부분전류셀 배열에인가되는바이어스전압부를포함하고, 상기전류셀은, 구현하고자하는비트를소정의수로나누고, 나누어진수만큼부분전류셀 배열을형성하되, 하위부분전류셀 배열을형성하는 N 개의전류셀 중하나의전류셀에흐르는전류는상위부분전류셀 배열을형성하는하나의전류셀에흐르는전류의 1/(N+1)과동일한것을특징으로함으로써스위칭타이밍오류에따른디지털아날로그컨버터성능저하를해결함과동시에별도의보정기법없이소면적, 고해상도및 고속동작의디지털아날로그컨버터를구현할수 있다.
-
公开(公告)号：KR1020180082180A
公开(公告)日：2018-07-18
申请号：KR1020170003549
申请日：2017-01-10
Applicant: 서강대학교산학협력단
CPC classification number: H03M1/742 , H03M1/0845 , H03M1/0863 , H03M2201/3194
Abstract: 본발명은디지털아날로그컨버터에관한것으로서, 전류구동디지털아날로그컨버터에있어서, 복수의부분전류셀 배열로형성되는전류셀, 및상기각 부분전류셀 배열에인가되는바이어스전압부를포함하고, 상기전류셀은, 구현하고자하는비트를소정의수로나누고, 나누어진수만큼부분전류셀 배열을형성하되, 하위부분전류셀 배열을형성하는 N 개의전류셀 중하나의전류셀에흐르는전류는상위부분전류셀 배열을형성하는하나의전류셀에흐르는전류의 1/(N+1)과동일한것을특징으로함으로써스위칭타이밍오류에따른디지털아날로그컨버터성능저하를해결함과동시에별도의보정기법없이소면적, 고해상도및 고속동작의디지털아날로그컨버터를구현할수 있다.
-
公开(公告)号：KR100794521B1
公开(公告)日：2008-01-16
申请号：KR1020050124894
申请日：2005-12-17
Applicant: 삼성전자주식회사 , 서강대학교산학협력단
IPC: H01L27/04
CPC classification number: H01L27/0805 , H01L23/5223 , H01L2924/0002 , H01L2924/00
Abstract: 기생 커패시턴스의 영향이 최소화되는 커패시터 어레이를 제공한다.
커패시터 어레이는 복수의 단위 커패시터들로 구성된 매트릭스 구조를 갖고, 커패시터 어레이를 구성하는 단위 커패시터는 평행판 커패시터를 이루는 하부 전극판과 상부 전극판 및 커패시터의 주변을 둘러싼 차폐 구조를 포함한다. 단위 커패시터들은 제1 방향의 상부 전극판 연결선에 의해 연결되어 복수의 커패시터 열들을 이루고, 커패시터 열들은 제1 방향과 수직한 제2 방향으로 배치되며, 커패시터 열들 사이에는 단위 커패시터들 각각의 하부 전극판과 연결된 하부 전극판 리드 라인들이 배치된다.
커패시터 어레이, 기생 커패시턴스, 대칭 구조, MIM, 차폐 구조-
公开(公告)号：KR1020070064445A
公开(公告)日：2007-06-21
申请号：KR1020050124894
申请日：2005-12-17
Applicant: 삼성전자주식회사 , 서강대학교산학협력단
IPC: H01L27/04
CPC classification number: H01L27/0805 , H01L23/5223 , H01L2924/0002 , H01L2924/00
Abstract: A capacitor array is provided to manufacture a precise analog device by preventing the influence of a peripheral parasitic capacitance on the capacitor array itself. A capacitor(200) includes a lower electrode plate(210) on a semiconductor substrate, an upper electrode plate, a first lower shielding structure and a second lower shielding structure. The upper electrode plate(220,230) is used for forming the capacitor together with the lower electrode plate. The first lower shielding structure is formed on the same layer as that of the lower electrode plate to enclose the lower electrode plate. The second lower shielding structure is formed on the same layer as that of the upper electrode plate to enclose the upper electrode plate.
Abstract translation: 提供电容器阵列以通过防止外围寄生电容对电容器阵列本身的影响来制造精确的模拟装置。 电容器（200）包括在半导体衬底上的下电极板（210），上电极板，第一下屏蔽结构和第二下屏蔽结构。 上电极板（220,230）用于与下电极板一起形成电容器。 第一下屏蔽结构形成在与下电极板相同的层上以包围下电极板。 第二下屏蔽结构形成在与上电极板相同的层上以包围上电极板。
-
-
-
Search Results
4
records
(took 0.019 seconds)
