-
公开(公告)号：KR1020150126178A
公开(公告)日：2015-11-11
申请号：KR1020140053452
申请日：2014-05-02
Applicant: 서강대학교산학협력단
IPC: H04N5/3745
CPC classification number: H03M1/1225 , H03M1/168
Abstract: 본발명은복수의 MDAC들과복수의 flash ADC들을포함하는 N단으로구성된파이프라인구조의 ADC에관한것으로서마지막단으로부터순차적으로 MDAC 및 flash ADC를포함하는한 개의단 이상을차단하여상기 ADC에서결정되는비트의수를조절하는것을특징으로함으로써, 다중모드로구동이가능하다.
Abstract translation: 本发明涉及由包括多个乘法数模转换器（MDAC）和多个闪存ADC的N个列组成的流水线结构的模数转换器（ADC）。 通过从最后一列顺序地阻止包括MDAC和闪存ADC的一个或多个列来控制在ADC中确定的位数，可以进行多模式操作。
-
公开(公告)号：KR1020140064385A
公开(公告)日：2014-05-28
申请号：KR1020120131674
申请日：2012-11-20
Applicant: 서강대학교산학협력단
IPC: H03F3/217
CPC classification number: H03F3/2171 , H03F2200/03 , H03F2200/171 , H03F2200/351 , H03H7/0115
Abstract: The present invention relates to a Class-D output stage circuit and characterized by switching in order by dividing a pair of output stage transistors by a plurality of stages, wherein large overshoot and undershoot of the output power can be reduced during high-speed switching operation. More specifically, the present invention relates to a Class-D output stage circuit in which a pair of transistors of each output stage is comprised of high-side switch (HSS) and low-side switch (LSS).
Abstract translation: D类输出级电路技术领域本发明涉及D类输出级电路，其特征在于通过将一对输出级晶体管分成多级进行切换，其中在高速开关操作期间可以减小输出功率的大的过冲和下冲 。 更具体地，本发明涉及一种D类输出级电路，其中每个输出级的一对晶体管包括高侧开关（HSS）和低侧开关（LSS）。
-
公开(公告)号：KR101613510B1
公开(公告)日：2016-04-19
申请号：KR1020140053452
申请日：2014-05-02
Applicant: 서강대학교산학협력단
IPC: H04N5/3745
Abstract: 본발명은복수의 MDAC들과복수의 flash ADC들을포함하는 N단으로구성된파이프라인구조의 ADC에관한것으로서마지막단으로부터순차적으로 MDAC 및 flash ADC를포함하는한 개의단 이상을차단하여상기 ADC에서결정되는비트의수를조절하는것을특징으로함으로써, 다중모드로구동이가능하다.
-
公开(公告)号：KR101431014B1
公开(公告)日：2014-08-20
申请号：KR1020120131674
申请日：2012-11-20
Applicant: 서강대학교산학협력단
IPC: H03F3/217
Abstract: 본 발명은Class-D 출력단 회로에 관한 것으로서 출력단 트랜지스터 쌍을 복수의 단으로 나누어 순차적으로 스위칭하는 것을 특징으로 함으로써, 고속의 스위칭 동작시 출력전압의 큰 오버슈트 및 언더슈트를 줄일 수 있다.
-
-
-
Search Results
4
records
(took 0.017 seconds)
