-
-
公开(公告)号：KR1020140063059A
公开(公告)日：2014-05-27
申请号：KR1020120129957
申请日：2012-11-16
Applicant: 서강대학교산학협력단
IPC: H03M1/38
CPC classification number: H03M1/14 , H03M1/361 , H03M1/38 , H03M2201/2216 , H03M2201/2233 , H03M2201/76
Abstract: The present invention relates to a pipelined ADC. A first end thereof is configured to be formed by two SAR ADC which is provided in a dual channel and the remaining end thereof is configured to be formed by a first flash ADC and a second flash ADC which are provided in a single channel. The present invention is capable of rapid operation because a Nyquist input signal is appropriately processed even without a secure hash algorithm (SHA) and simultaneously the speed of the operation is not limited by the SAR ADC.
Abstract translation: 本发明涉及流水线ADC。 其第一端被配置成由设置在双通道中的两个SAR ADC形成，其另一端被配置为由设置在单个通道中的第一闪存ADC和第二闪存ADC形成。 本发明能够快速操作，因为即使没有安全散列算法（SHA）也适当地处理奈奎斯特输入信号，并且同时运行速度不受SAR ADC的限制。
-
公开(公告)号：KR1020150126178A
公开(公告)日：2015-11-11
申请号：KR1020140053452
申请日：2014-05-02
Applicant: 서강대학교산학협력단
IPC: H04N5/3745
CPC classification number: H03M1/1225 , H03M1/168
Abstract: 본발명은복수의 MDAC들과복수의 flash ADC들을포함하는 N단으로구성된파이프라인구조의 ADC에관한것으로서마지막단으로부터순차적으로 MDAC 및 flash ADC를포함하는한 개의단 이상을차단하여상기 ADC에서결정되는비트의수를조절하는것을특징으로함으로써, 다중모드로구동이가능하다.
Abstract translation: 本发明涉及由包括多个乘法数模转换器（MDAC）和多个闪存ADC的N个列组成的流水线结构的模数转换器（ADC）。 通过从最后一列顺序地阻止包括MDAC和闪存ADC的一个或多个列来控制在ADC中确定的位数，可以进行多模式操作。
-
Patent Agency Ranking
公开(公告)号：KR1020170015749A
公开(公告)日：2017-02-09
申请号：KR1020150108610
申请日：2015-07-31
Applicant: 삼성디스플레이 주식회사 , 서강대학교산학협력단
CPC classification number: G09G3/3688 , G09G3/3696 , G09G2310/0291
Abstract: 데이터드라이버는디지털-아날로그컨버터및 출력버퍼부를포함한다. 상기디지털-아날로그컨버터는기준계조전압및 영상데이터를수신하여, 영상데이터에대응하는계조전압들을생성한다. 상기출력버퍼부는상기디지털-아날로그컨버터의출력단에연결되어상기계조전압들을수신한다. 또한, 상기출력버퍼부는디지털-아날로그컨버터의출력단에연결되어상기계조전압들중 하나를선택적으로수신하는복수의버퍼회로를포함한다.
Abstract translation: 数据驱动器包括被配置为接收参考灰度电压和图像数据并且被配置为产生对应于图像数据的灰度电压的数模转换器，以及输出缓冲器，包括连接到数字的输出端的多个缓冲电路 模拟转换器，并被配置为选择性地接收灰度电压之一。
-
公开(公告)号：KR101613510B1
公开(公告)日：2016-04-19
申请号：KR1020140053452
申请日：2014-05-02
Applicant: 서강대학교산학협력단
IPC: H04N5/3745
Abstract: 본발명은복수의 MDAC들과복수의 flash ADC들을포함하는 N단으로구성된파이프라인구조의 ADC에관한것으로서마지막단으로부터순차적으로 MDAC 및 flash ADC를포함하는한 개의단 이상을차단하여상기 ADC에서결정되는비트의수를조절하는것을특징으로함으로써, 다중모드로구동이가능하다.
-
-
公开(公告)号：KR101435978B1
公开(公告)日：2014-09-02
申请号：KR1020120129957
申请日：2012-11-16
Applicant: 서강대학교산학협력단
IPC: H03M1/38
Abstract: 본 발명은 파이프라인 ADC에 관한 것으로서 첫 번째 단은 이중채널로 구현되는 두 개의 SAR ADC로 형성되고, 나머지 단은 단일채널로 구현되는 제 1 플래쉬(flash) ADC 및 제 2 플래쉬 ADC로 형성되는 것을 특징함으로써, SHA 없이도 Nyquist의 입력신호까지 적절히 처리할 수 있음과 동시에 SAR ADC에 의해 동작 속도가 제한되지 않으므로 고속 동작이 가능하다.
-
公开(公告)号：KR1020170099420A
公开(公告)日：2017-09-01
申请号：KR1020160020923
申请日：2016-02-23
Applicant: 삼성디스플레이 주식회사 , 서강대학교산학협력단
IPC: G09G3/20
CPC classification number: G09G3/3648 , G09G3/20 , G09G3/3258 , G09G2310/027 , G09G2310/08
Abstract: 디지털아날로그변환기는제1 구간동안 N 비트의영상데이터중 적어도일부비트에기초하여제1 아날로그신호를생성하고, 상기제1 구간과다른제2 구간동안상기영상데이터에기초하여제2 아날로그신호를생성하는변환부및 상기제1 구간동안상기제1 아날로그신호를출력단자들에순차적으로분배하고, 상기제2 구간동안상기제2 아날로그신호를상기출력단자들에역순차적으로분배하는분배부를포함할수 있다.
Abstract translation: 数模转换器在第一时间间隔期间基于N位图像数据的至少一些位生成第一模拟信号，并且在除了第一时间间隔之外的第二时间间隔期间基于图像数据生成第二模拟信号 以及分配单元，用于在第一时间间隔期间将第一模拟信号顺序地分配到输出端子，并且在第二时间间隔期间以相反的顺序将第二模拟信号分配到输出端子 。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.023 seconds)
