활성영역 아래 에어갭을 갖는 반도체소자 및 그 제조방법
    2.
    发明公开
    활성영역 아래 에어갭을 갖는 반도체소자 및 그 제조방법 审中-实审
    在有效区域内具有气隙的半导体器件及其制造方法

    公开(公告)号:KR1020170108259A

    公开(公告)日:2017-09-27

    申请号:KR1020160031861

    申请日:2016-03-17

    Abstract: 본발명은활성영역아래에어갭을갖는반도체소자및 그제조방법에관한것으로, 실리콘게르마늄층으로둘러싸인에어갭으로소스와드레인이완전히격리되도록하여고가의 SOI 기판을대신해전체소자의제작비용을낮출수 있고, 에어갭이크게형성되더라도이웃의격리절연막으로지지되어별도의지지층이불필요하고, 활성영역아래에에어갭이필요없는소자들과도공동집적할수 있는효과가있다.

    Abstract translation: 本发明可以涉及一种半导体器件和有源区之下的空气制造具有间隙的方法,而不是昂贵的SOI基板,使得所述源极和漏极完全由气隙分离,由硅锗层,以降低整个装置的制造成本包围 并且,即使在很大程度上形成的空气间隙是通过隔离绝缘膜邻居有支持是可以集成没有额外的支撑体层,并且不需要在有源区域下方的空气间隙过该元件的腔的效果。

    비대칭 채널과 게이트 절연막을 갖는 터널링 전계효과 트랜지스터 및 그 제조방법
    3.
    发明公开
    비대칭 채널과 게이트 절연막을 갖는 터널링 전계효과 트랜지스터 및 그 제조방법 有权
    具有不对称沟道和栅极绝缘膜的隧穿场效应晶体管及其制造方法

    公开(公告)号:KR1020170108258A

    公开(公告)日:2017-09-27

    申请号:KR1020160031860

    申请日:2016-03-17

    Abstract: 본발명은터널링전계효과트랜지스터에관한것으로, 소스측채널영역을드레인측채널영역보다얇은두께로하여각 채널영역으로형성되는공핍층의차이및/또는각 채널영역상에형성되는게이트절연막의두께나물질차이, 나아가소스측채널영역을드레인측채널영역보다에너지밴드갭이작은반도체물질로비대칭구조로형성함으로써, 종래양방향전류특성및 낮은구동전류의문제를개선한비대칭채널과게이트절연막을갖는터널링전계효과트랜지스터및 그제조방법을제공한다.

    Abstract translation: 本发明的厚度是形成在隧穿场效应栅极绝缘膜涉及一种晶体管,差异和/或形成在各个信道区中的耗尽层与所述源极侧沟道区的厚度大于漏侧沟道区薄的相应信道部分和 材料的差异,并且通过形成在沟道区比能带间隙的漏侧沟道区进一步源侧是不对称结构,其具有小的半导体材料,传统的双向电流特性和隧道电具有不对称通道和栅极通过提高低驱动电流的问题绝缘膜场 一种效应晶体管及其制造方法。

Patent Agency Ranking