-
公开(公告)号：KR102057283B1
公开(公告)日：2019-12-18
申请号：KR1020150154161
申请日：2015-11-03
Applicant: 에스케이하이닉스 주식회사 , 서울대학교산학협력단
-
公开(公告)号：KR102005849B1
公开(公告)日：2019-07-31
申请号：KR1020150160049
申请日：2015-11-14
Applicant: 에스케이하이닉스 주식회사 , 서울대학교산학협력단
-
公开(公告)号：KR101878848B1
公开(公告)日：2018-07-16
申请号：KR1020160159881
申请日：2016-11-29
Applicant: 서울대학교산학협력단
IPC: G01N27/414 , H01L29/772
Abstract: 본발명은다층절연막을갖는전계효과트랜지스터기반의바이오센서및 그제조방법에관한것으로, 감지소자의감지절연막과구동소자의다층절연막을동일공정으로형성하고, 감지영역내의보호막과층간절연막, 그리고블로킹산화막/질화막을순차식각함으로써, 열산화막과같은고순도절연막으로감지절연막을얻게되어종래다공성산화막의문제점을해소하고, 감지소자의액티브영역인실리콘나노선뿐만아니라감지절연막의물리적손상을줄일수 있게되었고, 구동소자의다층절연막중 전하저장층으로전자나정공주입을함으로써, 문턱전압을조절로바이오센서의감도를높일수 있는효과가있다.
-
公开(公告)号：KR1020170052121A
公开(公告)日：2017-05-12
申请号：KR1020150154161
申请日：2015-11-03
Applicant: 에스케이하이닉스 주식회사 , 서울대학교산학협력단
CPC classification number: G11C16/20 , G11C16/0483 , G11C16/10 , G11C16/12 , G11C16/14 , G11C16/32 , H01L27/11556 , H01L27/1157 , H01L27/11582
Abstract: 본발명은 3 차원비휘발성메모리소자의초기화방법및 이의프로그래밍방법에관한것이다. 본발명의일 실시예에따르면, 복수의메모리층들중 어느하나또는전부의복수의스트링선택라인들에결합된스트링선택트랜지스터들의문턱값을동일한타겟레벨로프로그래밍하는초기레벨링단계; 상기초기레벨링된상기스트링선택트랜지스터들을갖는메모리층들중 선택된메모리층에대하여, 상기선택된메모리층의상기복수의채널라인들에시변구간을갖는시변소거전압신호를인가하는단계; 및상기시변소거전압신호의상기시변구간에서상기선택된메모리층의상기복수의스트링선택라인들을각각제어하여상기복수의스트링선택라인들에결합된상기스트링선택트랜지스터들이설정된문턱값들을갖도록소거정도를조절하는문턱값 설정단계를포함하는 3 차원비휘발성메모리소자의초기화방법이제공된다.
Abstract translation: 用于初始化三维非易失性存储器件的方法和用于对其进行编程的方法技术领域本发明涉 根据本发明的一个实施例，提供一种初始均衡步骤，用于将耦合到所述多个存储器层中的任何或全部的多个串选择线的串选择晶体管的阈值编程到相同的目标电平; 将具有时变周期的随时间变化的擦除电压信号施加到具有初始整平的串选择晶体管的所选存储层中的所选存储层的多个通道线; 并且在时变擦除电压信号的时变间隔中控制所选存储层的多个串选择线以调整擦除的程度，使得耦合到多个串选择线的串选择晶体管具有设定的阈值 提供了尺寸非易失性存储器件。
-
公开(公告)号：KR101792615B1
公开(公告)日：2017-11-02
申请号：KR1020160031860
申请日：2016-03-17
Applicant: 서울대학교산학협력단
IPC: H01L29/73 , H01L29/78 , H01L29/66 , H01L21/762 , H01L21/306
Abstract: 본발명은터널링전계효과트랜지스터에관한것으로, 소스측채널영역을드레인측채널영역보다얇은두께로하여각 채널영역으로형성되는공핍층의차이및/또는각 채널영역상에형성되는게이트절연막의두께나물질차이, 나아가소스측채널영역을드레인측채널영역보다에너지밴드갭이작은반도체물질로비대칭구조로형성함으로써, 종래양방향전류특성및 낮은구동전류의문제를개선한비대칭채널과게이트절연막을갖는터널링전계효과트랜지스터및 그제조방법을제공한다.
-
Patent Agency Ranking
公开(公告)号：KR101709541B1
公开(公告)日：2017-02-23
申请号：KR1020150018348
申请日：2015-02-06
Applicant: 서울대학교산학협력단
Abstract: 본발명은소스영역보다들려져돌출된드레인영역을형성하여양방향전류발생문제해결은물론핀(fin) 바디를이루는하부반도체층을상부반도체층보다밴드갭이작은반도체물질로형성하여낮은구동전류의문제를해결할수 있고, 상부반도체층에드레인영역밑으로바디도핑층을더 형성함으로써, 게이트와드레인사이에커패시턴스가증가하지못하도록하여인버터회로구성시출력특성열화문제를개선할수 있는터널링전계효과트랜지스터를제공한다.
Abstract translation: 本发明提供了一种隧道效应晶体管，其与源极区相比形成了通过提升而突出的漏极区，以解决双向电流产生问题，通过具有较小带隙的半导体材料形成构成鳍体的下半导体层 以解决低驱动电流的问题，并且进一步在上半导体层的漏极区域下形成体掺杂层以防止栅极和漏极之间的电容增加，从而改善输出特征 配置变频器电路时的劣化问题。
-
公开(公告)号：KR1020120095739A
公开(公告)日：2012-08-29
申请号：KR1020110015243
申请日：2011-02-21
Applicant: 서울대학교산학협력단
IPC: H01L29/786
CPC classification number: H01L29/66765 , H01L21/32134 , H01L29/42384
Abstract: PURPOSE: A method for manufacturing a thin film transistor having a rounded gate is provided to prevent the generation of hump because an edge part of a gate electrode is rounded by an undercut phenomenon. CONSTITUTION: A first conductive film is evaporated on an insulation board(10). After the first conductive film is dry-etched, a wet-etching process is implemented for a constant time to form a gate(26). A gate insulation layer(40) is formed on the gate and the board. A semiconductor material is evaporated on the gate insulation layer. A source section(52), a drain section(54), and a channel section(56) are formed on the semiconductor material. A source electrode(72) and a drain electrode(74) are respectively formed on the source and the drain sections.
Abstract translation: 目的：提供一种用于制造具有圆形栅极的薄膜晶体管的方法，以防止由于栅极电极的边缘部分由于底切现象而变圆而产生隆起。 构成：第一导电膜在绝缘板（10）上蒸发。 在第一导电膜被干蚀刻之后，实施湿法蚀刻工艺一段时间以形成栅极（26）。 在栅极和电路板上形成栅极绝缘层（40）。 半导体材料在栅极绝缘层上蒸发。 源极部分（52），漏极部分（54）和沟道部分（56）形成在半导体材料上。 在源极和漏极部分上分别形成源极（72）和漏极（74）。
-
公开(公告)号：KR1020170053087A
公开(公告)日：2017-05-15
申请号：KR1020150155418
申请日：2015-11-05
Applicant: 에스케이하이닉스 주식회사 , 서울대학교산학협력단
CPC classification number: G11C16/20 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/14 , G11C16/3459
Abstract: 본발명은 3 차원비휘발성메모리소자의초기화방법및 이의프로그래밍방법에관한것이다. 본발명의일 실시예에따른 3 차원비휘발성메모리소자의초기화방법은, 복수의메모리층들중 선택된메모리층의선택된스트링선택라인에제 1 프로그램전압을인가하는제 1 프로그래밍단계; 상기선택된스트링선택라인에결합된스트링선택트랜지스터들의문턱값이타겟값에도달했는지여부를판정하는검증단계; 워드라인들중 선택된워드라인에프로그램전압을인가하여, 프로그램된스트링선택트랜지스터들이결합된각 메모리스트링의메모리셀 트랜지스터를소정의문턱값을갖도록선택적으로프로그래밍하는스크리닝트랜지스터의프로그래밍단계; 및상기프로그래밍된메모리셀 트랜지스터를스크리닝트랜지스터로서이용하고, 상기선택된스트링선택라인에제 2 프로그램전압을인가함으로써, 상기검증단계에서판별된비프로그래밍된스트링선택트랜지스터를선택적으로프로그래밍하는제 2 프로그래밍단계를포함한다.
Abstract translation: 用于初始化三维非易失性存储器件的方法和用于对其进行编程的方法技术领域本发明涉 根据本发明实施例的初始化三维非易失性存储器件的方法包括：第一编程步骤，将第一编程电压施加到多个存储器层中所选择的一个存储器层的选择的串选择线; 验证步骤，用于确定耦合到所选择的串选择线的串选择晶体管的阈值是否已经达到目标值; 编程步骤，将编程电压施加到所述字线中选定的一个字线，以选择性地对与所述经编程的串选择晶体管耦合的每个存储器串的所述存储器单元晶体管具有预定阈值; 以及第二编程步骤，通过使用编程的存储器单元晶体管作为屏蔽晶体管并且将第二编程电压施加到所选择的串选择线来选择性地编程在验证步骤中确定的未编程的串选择晶体管 它包括。
-
公开(公告)号：KR101658037B1
公开(公告)日：2016-09-21
申请号：KR1020100111121
申请日：2010-11-09
Applicant: 삼성전자주식회사 , 서울대학교산학협력단
IPC: G09G3/30
CPC classification number: G09G3/3233 , G09G2300/0842 , G09G2310/0251
Abstract: 능동형디스플레이구동방법이개시된다. 개시된능동형디스플레이장치의구동방법은, 각화소를충전하기이전에상기화소에연결된스위칭트랜지스터에음의바이어스전압을인가하여상기스위칭트랜지스터의문턱전압을회복시키는단계를포함한다. 상기음의바이어스전압은상기스위칭트랜지스터의드레인전극에인가된다.
-
公开(公告)号：KR101657988B1
公开(公告)日：2016-09-20
申请号：KR1020150018350
申请日：2015-02-06
Applicant: 서울대학교산학협력단
IPC: G01N27/414 , H01L29/73
Abstract: 본발명은하나의센서소자로두 가지종류의바이오분자를검출할수 있는다중진단용터널링전계효과트랜지스터바이오센서에관한것으로, 채널영역상에소스영역쪽과드레인영역쪽으로서로다른종류의타깃바이오분자와결합하는제 1, 2 수용기분자를배치함으로써, 터널링전계효과트랜지스터의양방향전류특성을적극이용하여, 하나의 Tunnel FET 바이오센서로두 가지종류의바이오분자를검출할수 있는효과가있다.
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.022 seconds)
