-
公开(公告)号：KR1020160096815A
公开(公告)日：2016-08-17
申请号：KR1020150018348
申请日：2015-02-06
Applicant: 서울대학교산학협력단
CPC classification number: H01L29/7311 , H01L29/7849 , H01L29/785
Abstract: 본발명은소스영역보다들려져돌출된드레인영역을형성하여양방향전류발생문제해결은물론핀(fin) 바디를이루는하부반도체층을상부반도체층보다밴드갭이작은반도체물질로형성하여낮은구동전류의문제를해결할수 있고, 상부반도체층에드레인영역밑으로바디도핑층을더 형성함으로써, 게이트와드레인사이에커패시턴스가증가하지못하도록하여인버터회로구성시출력특성열화문제를개선할수 있는터널링전계효과트랜지스터를제공한다.
Abstract translation: 本发明提供了一种隧道效应晶体管，其与源极区相比形成了通过提升而突出的漏极区，以解决双向电流产生问题，通过具有较小带隙的半导体材料形成构成鳍体的下半导体层 以解决低驱动电流的问题，并且进一步在上半导体层的漏极区域下形成体掺杂层以防止栅极和漏极之间的电容增加，从而改善输出特征 配置变频器电路时的劣化问题。
-
公开(公告)号：KR101195544B1
公开(公告)日：2012-10-29
申请号：KR1020110015243
申请日：2011-02-21
Applicant: 서울대학교산학협력단
IPC: H01L29/786
Abstract: 본 발명은 박막 트랜지스터의 제조방법에 관한 것으로, 더욱 상세하게는 습식 식각시 발생되는 언더컷 현상을 적극 이용하여 게이트 전극의 에지 부분을 라운딩된 형태로 제작함으로써, 험프(hump)의 발생을 방지하고 동시에 온전류(on current)를 향상시킬 수 있는 에지 부분이 라운딩된 게이트를 갖는 박막 트랜지스터의 제조방법에 관한 것이다.
-
公开(公告)号：KR101792615B1
公开(公告)日：2017-11-02
申请号：KR1020160031860
申请日：2016-03-17
Applicant: 서울대학교산학협력단
IPC: H01L29/73 , H01L29/78 , H01L29/66 , H01L21/762 , H01L21/306
Abstract: 본발명은터널링전계효과트랜지스터에관한것으로, 소스측채널영역을드레인측채널영역보다얇은두께로하여각 채널영역으로형성되는공핍층의차이및/또는각 채널영역상에형성되는게이트절연막의두께나물질차이, 나아가소스측채널영역을드레인측채널영역보다에너지밴드갭이작은반도체물질로비대칭구조로형성함으로써, 종래양방향전류특성및 낮은구동전류의문제를개선한비대칭채널과게이트절연막을갖는터널링전계효과트랜지스터및 그제조방법을제공한다.
-
公开(公告)号：KR101709541B1
公开(公告)日：2017-02-23
申请号：KR1020150018348
申请日：2015-02-06
Applicant: 서울대학교산학협력단
Abstract: 본발명은소스영역보다들려져돌출된드레인영역을형성하여양방향전류발생문제해결은물론핀(fin) 바디를이루는하부반도체층을상부반도체층보다밴드갭이작은반도체물질로형성하여낮은구동전류의문제를해결할수 있고, 상부반도체층에드레인영역밑으로바디도핑층을더 형성함으로써, 게이트와드레인사이에커패시턴스가증가하지못하도록하여인버터회로구성시출력특성열화문제를개선할수 있는터널링전계효과트랜지스터를제공한다.
Abstract translation: 本发明提供了一种隧道效应晶体管，其与源极区相比形成了通过提升而突出的漏极区，以解决双向电流产生问题，通过具有较小带隙的半导体材料形成构成鳍体的下半导体层 以解决低驱动电流的问题，并且进一步在上半导体层的漏极区域下形成体掺杂层以防止栅极和漏极之间的电容增加，从而改善输出特征 配置变频器电路时的劣化问题。
-
Patent Agency Ranking
公开(公告)号：KR1020120095739A
公开(公告)日：2012-08-29
申请号：KR1020110015243
申请日：2011-02-21
Applicant: 서울대학교산학협력단
IPC: H01L29/786
CPC classification number: H01L29/66765 , H01L21/32134 , H01L29/42384
Abstract: PURPOSE: A method for manufacturing a thin film transistor having a rounded gate is provided to prevent the generation of hump because an edge part of a gate electrode is rounded by an undercut phenomenon. CONSTITUTION: A first conductive film is evaporated on an insulation board(10). After the first conductive film is dry-etched, a wet-etching process is implemented for a constant time to form a gate(26). A gate insulation layer(40) is formed on the gate and the board. A semiconductor material is evaporated on the gate insulation layer. A source section(52), a drain section(54), and a channel section(56) are formed on the semiconductor material. A source electrode(72) and a drain electrode(74) are respectively formed on the source and the drain sections.
Abstract translation: 目的：提供一种用于制造具有圆形栅极的薄膜晶体管的方法，以防止由于栅极电极的边缘部分由于底切现象而变圆而产生隆起。 构成：第一导电膜在绝缘板（10）上蒸发。 在第一导电膜被干蚀刻之后，实施湿法蚀刻工艺一段时间以形成栅极（26）。 在栅极和电路板上形成栅极绝缘层（40）。 半导体材料在栅极绝缘层上蒸发。 源极部分（52），漏极部分（54）和沟道部分（56）形成在半导体材料上。 在源极和漏极部分上分别形成源极（72）和漏极（74）。
-
公开(公告)号：KR101113885B1
公开(公告)日：2012-03-06
申请号：KR1020110015241
申请日：2011-02-21
Applicant: 서울대학교산학협력단
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L45/04 , G11C13/0004 , H01L45/1233 , H01L45/146
Abstract: PURPOSE: A two-bit resistance memory device using an inverted staggered thin film transistor structure is provided to improve integration by forming a source electrode and a drain electrode to be asymmetrical. CONSTITUTION: A gate electrode(10) is formed on an insulating substrate. A gate insulating layer(20) is formed on the gate electrode. An active layer(30) is formed on the gate insulating layer. A resistance variable layer(40) is formed on the active layer. A source electrode(50) and a drain electrode(60) are formed on the resistance variable layer.
Abstract translation: 目的：提供使用反交错薄膜晶体管结构的2位电阻存储器件，以通过将源电极和漏电极形成为不对称来提高积分。 构成：在绝缘基板上形成栅电极（10）。 栅极绝缘层（20）形成在栅电极上。 在栅绝缘层上形成有源层（30）。 在有源层上形成电阻变化层（40）。 源电极（50）和漏电极（60）形成在电阻变化层上。
-
公开(公告)号：KR1020170108259A
公开(公告)日：2017-09-27
申请号：KR1020160031861
申请日：2016-03-17
Applicant: 서울대학교산학협력단
IPC: H01L29/49 , H01L29/10 , H01L21/764 , H01L29/739 , H01L21/265 , H01L21/02 , H01L21/306 , H01L21/3065
Abstract: 본발명은활성영역아래에어갭을갖는반도체소자및 그제조방법에관한것으로, 실리콘게르마늄층으로둘러싸인에어갭으로소스와드레인이완전히격리되도록하여고가의 SOI 기판을대신해전체소자의제작비용을낮출수 있고, 에어갭이크게형성되더라도이웃의격리절연막으로지지되어별도의지지층이불필요하고, 활성영역아래에에어갭이필요없는소자들과도공동집적할수 있는효과가있다.
Abstract translation: 本发明可以涉及一种半导体器件和有源区之下的空气制造具有间隙的方法，而不是昂贵的SOI基板，使得所述源极和漏极完全由气隙分离，由硅锗层，以降低整个装置的制造成本包围 并且，即使在很大程度上形成的空气间隙是通过隔离绝缘膜邻居有支持是可以集成没有额外的支撑体层，并且不需要在有源区域下方的空气间隙过该元件的腔的效果。
-
公开(公告)号：KR1020170108258A
公开(公告)日：2017-09-27
申请号：KR1020160031860
申请日：2016-03-17
Applicant: 서울대학교산학협력단
IPC: H01L29/73 , H01L29/78 , H01L29/66 , H01L21/762 , H01L21/306
Abstract: 본발명은터널링전계효과트랜지스터에관한것으로, 소스측채널영역을드레인측채널영역보다얇은두께로하여각 채널영역으로형성되는공핍층의차이및/또는각 채널영역상에형성되는게이트절연막의두께나물질차이, 나아가소스측채널영역을드레인측채널영역보다에너지밴드갭이작은반도체물질로비대칭구조로형성함으로써, 종래양방향전류특성및 낮은구동전류의문제를개선한비대칭채널과게이트절연막을갖는터널링전계효과트랜지스터및 그제조방법을제공한다.
Abstract translation: 本发明的厚度是形成在隧穿场效应栅极绝缘膜涉及一种晶体管，差异和/或形成在各个信道区中的耗尽层与所述源极侧沟道区的厚度大于漏侧沟道区薄的相应信道部分和 材料的差异，并且通过形成在沟道区比能带间隙的漏侧沟道区进一步源侧是不对称结构，其具有小的半导体材料，传统的双向电流特性和隧道电具有不对称通道和栅极通过提高低驱动电流的问题绝缘膜场 一种效应晶体管及其制造方法。
-
公开(公告)号：KR1020140074722A
公开(公告)日：2014-06-18
申请号：KR1020120142998
申请日：2012-12-10
Applicant: 삼성전자주식회사 , 서울대학교산학협력단
Abstract: The present invention relates to a semiconductor light emitting device, which comprises a first conductive semiconductor layer; an active layer formed on the first conductive semiconductor layer; a second conductive semiconductor layer formed on the active layer and having an upper surface on which at least one groove unit is formed; a transparent electrode layer formed on the second conductive semiconductor layer; and a first electrode and a second electrode electrically connected to the first conductive semiconductor layer and the second conductive semiconductor layer, wherein the center of the groove unit intersects with a straight line which links the center of the first electrode and the center of the second electrode to improve the current distribution, thereby improving the internal light extraction efficiency.
Abstract translation: 本发明涉及一种半导体发光器件，其包括第一导电半导体层; 形成在所述第一导电半导体层上的有源层; 形成在所述有源层上并具有上表面的第二导电半导体层，所述上表面上形成有至少一个沟槽单元; 形成在所述第二导电半导体层上的透明电极层; 以及电连接到第一导电半导体层和第二导电半导体层的第一电极和第二电极，其中，沟槽单元的中心与连接第一电极的中心和第二电极的中心的直线相交 提高电流分布，从而提高内部光提取效率。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.018 seconds)
