公开(公告)号：WO2012169850A9

公开(公告)日：2012-12-13

申请号：PCT/KR2012/004582

申请日：2012-06-11

Applicant: 서울대학교산학협력단 ,  황철성 ,  석준영

Inventor： 황철성 ,  석준영

IPC: H01L27/115 ,  H01L21/8247

Abstract: 본 발명의 실시예들은 3차원 비휘발성 메모리 장치 및 이의 제조 방법에 관한 것이다. 일 실시예에 따른 3차원 비휘발성 메모리 장치는, 서로 평행하게 이격된 복수의 도전성 라인들; 상기 복수의 도전성 라인들을 가로지르면서 서로 평행하게 이격된 복수의 도전성 평판들; 및 상기 복수의 도전성 라인들과 상기 복수의 도전성 평판들의 교차 영역들 사이에 각각 배치되는 비휘발성 정보 저장막 패턴을 포함한다.

公开(公告)号：KR101761459B1

公开(公告)日：2017-08-04

申请号：KR1020140176247

申请日：2014-12-09

Applicant: 서울대학교산학협력단

Inventor： 황철성 ,  박민혁

IPC: H01L39/02 ,  H01L39/12

Abstract: 본발명은에너지를변환하기위한소자에관한것으로서, 에너지하베스팅소자, 전기열량냉각소자, 이의제조방법및 이를포함하는모놀리식소자에관한것이다. 본발명의일 실시예에따르면, HfZrO이고, 0.7 ≤ x

公开(公告)号：KR1020160069961A

公开(公告)日：2016-06-17

申请号：KR1020140176247

申请日：2014-12-09

Applicant: 서울대학교산학협력단

Inventor： 황철성 ,  박민혁

IPC: H01L39/02 ,  H01L39/12

CPC classification number: H01L39/02 ,  H01L39/12 ,  H01L39/16 ,  H01L39/24

Abstract: 본발명은에너지를변환하기위한소자에관한것으로서, 에너지하베스팅소자, 전기열량냉각소자, 이의제조방법및 이를포함하는모놀리식소자에관한것이다. 본발명의일 실시예에따르면, HfZrO이고, 0.7 ≤ x

Abstract translation: 本发明是一种转换能量的装置。 能量收集装置，电热冷却装置及其制造方法技术领域本发明涉及能量收集装置，电热冷却装置及其制造方法，以及具有该能量采集装置的单片装置。 根据本发明的实施方案，提供了具有优异的温度稳定性和电压稳定性以及高收获能量密度和冷却能力的热电层，并且包括由化学式Hf_（1-x）Zr_xO_2组成的化合物，其中 0.7 <= x <0.9。

公开(公告)号：KR1020160038631A

公开(公告)日：2016-04-07

申请号：KR1020140131992

申请日：2014-09-30

Applicant: 서울대학교산학협력단

Inventor： 황철성 ,  박민혁

IPC: H01G4/12

Abstract: 본발명은반강유전체를이용한세라믹커패시터, 이의제조방법및 이를포함하는전력전자기기에관한것이다. 본발명의일 실시예에따르면, HfMO이고, 0.01 x ≤ 0.99 의화학식으로이루어진반강유전체세라믹커패시터가제공된다. 상기 M은지르코늄(Zr), 실리콘(Si), 알루미늄(Al), 이트듐(Y), 스트론튬(Sr), 란타넘(La) 및가돌리늄(Gd) 중어느하나또는 2 이상화합물을포함하며, 상기세라믹커패시터는적어도일부가유전층과중첩되는하부전극및 상부전극을포함한다.

Abstract translation: 本发明涉及一种使用反铁电物质的储能电容器及其制造方法以及包括该储能电容器的功率电子器件。 根据本发明的实施方案，提供了由化学式Hf_（1-x）M_xO_2构成的反铁电陶瓷电容器，其中满足0.01×<0.99。 M包括锆（Zr），硅（Si），铝（Al），钇（Y），锶（Sr），镧（La）和钆（Gd）中的一种或多于两种化合物，以及至少一部分 陶瓷电容器包括底电极和与电介质层重叠的顶电极。 本发明的目的是提供一种具有优异的温度稳定性和电压稳定性并且是环保的电容器。

公开(公告)号：KR101349569B1

公开(公告)日：2014-01-09

申请号：KR1020120115758

申请日：2012-10-18

Applicant: 서울대학교산학협력단

Inventor： 황철성 ,  김건환

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/04 ,  H01L27/2409 ,  H01L45/1233 ,  H01L45/146

Abstract: According to the present invention, to obtain an excellent resistive switching property, a resistive switching memory device includes a lower electrode; a resistive switching device; a middle electrode formed on the resistive switching device; a selection device formed on the middle electrode; an upper electrode formed on the selection device; and a blocking layer on the middle electrode.

Abstract translation: 根据本发明，为了获得优异的电阻开关特性，电阻式开关存储器件包括下电极; 电阻式开关装置; 形成在电阻式开关装置上的中间电极; 形成在中间电极上的选择装置; 形成在所述选择装置上的上电极; 和中间电极上的阻挡层。

公开(公告)号：KR101331859B1

公开(公告)日：2013-11-21

申请号：KR1020110056207

申请日：2011-06-10

Applicant: 서울대학교산학협력단

Inventor： 황철성 ,  석준영

IPC: H01L27/115 ,  H01L21/8247

Abstract: 본 발명의 실시예들은 3차원 비휘발성 메모리 장치 및 이의 제조 방법에 관한 것이다. 일 실시예에 따른 3차원 비휘발성 메모리 장치는, 서로 평행하게 이격된 복수의 도전성 라인들; 상기 복수의 도전성 라인들을 가로지르면서 서로 평행하게 이격된 복수의 도전성 평판들; 및 상기 복수의 도전성 라인들과 상기 복수의 도전성 평판들의 교차 영역들 사이에 각각 배치되는 비휘발성 정보 저장막 패턴을 포함한다.

公开(公告)号：KR1020130122827A

公开(公告)日：2013-11-11

申请号：KR1020120045904

申请日：2012-05-01

Applicant: 서울대학교산학협력단

Inventor： 황철성 ,  김건환 ,  박민혁

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/04 ,  H01L21/28282 ,  H01L45/1233 ,  H01L45/145 ,  H01L45/146

Abstract: The present invention relates to a variable resistor and a resistance type memory device. The resistance type memory device according to an embodiment of the present invention is a resistance type memory device including an array of multiple memory cells arranged at a cross point of the first wires and the second wires extended to intersect with the first wires. The memory cell comprises an anode electrode; a first dielectric layer formed on the anode electrode and having a first permittivity; a second dielectric layer formed on the first dielectric layer and having a second permittivity smaller than the first permittivity; a cathode electrode formed on the second dielectric layer; and an electric charge trap layer between the first dielectric layer and the second dielectric layer.

Abstract translation: 本发明涉及可变电阻器和电阻型存储器件。 根据本发明实施例的电阻型存储装置是一种电阻型存储装置，包括布置在第一导线的交叉点处的多个存储单元的阵列和延伸以与第一布线相交的第二布线。 存储单元包括阳极电极; 形成在阳极电极上并具有第一介电常数的第一电介质层; 形成在所述第一电介质层上并且具有小于所述第一介电常数的第二介电常数的第二电介质层; 形成在所述第二电介质层上的阴极电极; 以及在第一介电层和第二介电层之间的电荷陷阱层。

公开(公告)号：KR1020130006852A

公开(公告)日：2013-01-18

申请号：KR1020110061665

申请日：2011-06-24

Applicant: 서울대학교산학협력단

Inventor： 황철성 ,  석준영

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/0688 ,  H01L27/11578 ,  H01L45/06 ,  H01L45/143 ,  H01L45/144

Abstract: PURPOSE: A 3D nonvolatile memory device and a manufacturing method thereof are provided to supply the 3D nonvolatile memory device with high integration by preventing crosstalk between adjacent memory cells without combining a rectifying device. CONSTITUTION: A wiring stack(ST) includes a conductive line which is vertically laminated on a substrate(10). A data storage layer(SL) is formed on the sidewall of the wiring stack. The data storage layer includes a first data storage layer(SL1) and a second data storage layer(SL2) to face each other. A channel layer(CH) is extended cross conductive lines. A gate electrode(GE) is formed on a gate insulation layer(GI) in contact with the channel layer.

Abstract translation: 目的：提供3D非易失性存储器件及其制造方法，以通过防止相邻存储器单元之间的串扰而不组合整流器件来向3D非易失性存储器件提供高集成度。 构成：布线叠层（ST）包括垂直层叠在基板（10）上的导线。 数据存储层（SL）形成在布线堆叠的侧壁上。 数据存储层包括彼此面对的第一数据存储层（SL1）和第二数据存储层（SL2）。 沟道层（CH）是延伸的交叉导电线。 在与沟道层接触的栅极绝缘层（GI）上形成栅电极（GE）。

公开(公告)号：KR101171874B1

公开(公告)日：2012-08-07

申请号：KR1020110017043

申请日：2011-02-25

Applicant: 서울대학교산학협력단

Inventor： 황철성

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/06 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144

Abstract: PURPOSE: A non-volatile memory device and a manufacturing method thereof are provided to improve data retention power and durability and to obtain device reliability by controlling thermal interference between neighboring memory cells. CONSTITUTION: A plurality of memory cells(MC1,MC2) includes a nonvolatile storage element(SE). The plurality of memory cells is arranged in an array shape consisting of a plurality of rows and columns. A transistor(TR) is formed in an active area defined by an element isolation film(11). A memory film(ML) is electrically connected to source/drain regions(S/D) of the transistor through a contact pad(20C). Contact pads and via plugs(40V1,40V2) are electrically insulated by one or more insulating layers(20,30,40).

Abstract translation: 目的：提供一种非易失性存储器件及其制造方法，以通过控制相邻存储单元之间的热干扰来提高数据保持能力和耐久性并获得器件的可靠性。 构成：多个存储单元（MC1，MC2）包括非易失性存储元件（SE）。 多个存储单元被布置成由多个行和列组成的阵列形状。 晶体管（TR）形成在由元件隔离膜（11）限定的有源区域中。 存储膜（ML）通过接触焊盘（20C）电连接到晶体管的源极/漏极区域（S / D）。 接触焊盘和通孔插头（40V1,40V2）由一个或多个绝缘层（20,30,40）电绝缘。

公开(公告)号：KR1020110064551A

公开(公告)日：2011-06-15

申请号：KR1020090121215

申请日：2009-12-08

Applicant: 서울대학교산학협력단

Inventor： 황철성

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/11568 ,  B82Y10/00 ,  H01L27/11578 ,  H01L29/7926

Abstract: PURPOSE: A vertical NAND flash memory device with an oxide semiconductor channel is provided to indefinitely increase the number of cells per a unit area, thereby drastically increasing the integration degree of devices. CONSTITUTION: A vertical oxide semiconductor channel(160) is long toward the top of a substrate(100). A lower insulating layer(110), a laminated structure(120), a tunneling insulating film(130), a charge capturing film(140), and an upper insulating layer(170) surround the vertical channel. A blocking insulating film(150) is formed between the charge capturing film and the laminated structure. The vertical oxide semiconductor channel is made of IGZO(In,Ga,Zn,O).

Abstract translation: 目的：提供具有氧化物半导体通道的垂直NAND闪速存储器件，以无限期地增加每单位面积的单元数量，从而大大提高器件的集成度。 构成：垂直氧化物半导体通道（160）朝向衬底（100）的顶部是长的。 围绕垂直通道的下绝缘层（110），层叠结构（120），隧道绝缘膜（130），电荷捕获膜（140）和上绝缘层（170）。 在电荷捕获膜和层压结构之间形成阻挡绝缘膜（150）。 垂直氧化物半导体沟道由IGZO（In，Ga，Zn，O）制成。