-
公开(公告)号：KR102216799B1
公开(公告)日：2021-02-17
申请号：KR1020190017455
申请日：2019-02-14
Applicant: 성균관대학교산학협력단
Abstract: 본발명은벅 컨버터에관한것으로, 본발명의일 실시예에따른벅 컨버터는, 구동신호에의해입력전압을출력전압으로변환하는전압변환부, 상기출력전압으로부터정의되는피드백신호를입력받아오차보상신호를생성하는보상부, 부하과도(load transient) 발생시, 램프바이어스전압을조절하여램프신호를생성하는적응램프제어부, 상기램프신호및 상기오차보상신호를이용하여상기출력전압을조절하는출력전압제어부를포함한다.
-
公开(公告)号：KR101808559B1
公开(公告)日：2018-01-25
申请号：KR1020160082624
申请日：2016-06-30
Applicant: 성균관대학교산학협력단
IPC: H04L25/06 , H04L27/227 , H04L25/03
CPC classification number: H04L25/061 , H04L27/2276 , H04L2025/03636
Abstract: 본발명의데이터수신기는, 채널을통해수신된입력수신신호를게인및 오프셋캘리브레이션을통해출력수신신호로변환하는데이터수신기로서, 상기입력수신신호로부터오프셋상쇄값을차감하여출력하는오프셋상쇄기, 상기오프셋상쇄기의출력값을게인값에따라증폭시켜출력하는게인증폭기, 상기게인증폭기의출력값을디지털화하여상기출력수신신호를출력하는슬라이서, 상기게인증폭기의출력값을피드백받아상기게인값을조정하는게인조정값을결정하는게인조정기, 및상기출력수신신호를피드백받아상기오프셋상쇄기의상기오프셋상쇄값을결정하는오프셋조정기를포함한다.
Abstract translation: 本发明的数据接收器，接收到的输入信号在由增益的信道和偏移校准组作为数据接收器，用于输出接收信号，通过一个偏移量转换偏移是通过减去偏移的偏移值从输入的接收信号，其特征在于输出 偏移消除器的输出值按照增益值输出到放大haneunge放大器，调整所述增益值接收的增益放大器的输出的反馈增益放大器的输出到限幅器输出的输出接收到的信号，haneunge的调整的数字化 以及偏移调整器，用于接收输出接收信号并确定偏移消除器的偏移偏移值。
-
公开(公告)号：KR101879830B1
公开(公告)日：2018-07-19
申请号：KR1020170076941
申请日：2017-06-16
Applicant: 성균관대학교산학협력단
CPC classification number: H03K19/17784 , H03K3/0375 , H03K5/135 , H03K17/6871 , H03K19/0016 , H03K3/356104 , H03K3/012
Abstract: 본발명의플립플롭은, 부스팅커패시터를포함하고, 이전출력신호에대응하여상기부스팅커패시터를미리충전시키고, 상기이전출력신호및 현재입력신호의레벨이서로다른경우상기부스팅커패시터와연결된노드를부스팅시키는조건형부스팅부(conditional boosting stage); 클록신호의천이에대응하여펄스신호를생성하는펄스생성부(pulse generator); 및상기펄스신호에대응하여상기현재입력신호를현재출력신호로래칭하는래치부(latch)를포함한다.
-
公开(公告)号：KR101742131B1
公开(公告)日：2017-05-31
申请号：KR1020160134650
申请日：2016-10-17
Applicant: 성균관대학교산학협력단
IPC: H03M3/00
CPC classification number: H03M3/436 , H03H17/02 , H03H19/004 , H03M3/422 , H03M3/43 , H03M3/454 , H03M3/464
Abstract: 본발명의델타-시그마변조기는입력신호및 제1 피드백신호의합을적분하는제1 적분기; 상기제1 적분기의출력값과제2 피드백신호의합을적분하는제2 적분기; 출력변조신호및 지연변조신호를제1 FIR 필터링처리하여상기제1 적분기의전단으로피드백시키는제1 FIR 필터회로; 및상기출력변조신호및 상기지연변조신호를제2 FIR 필터링처리하여상기제2 적분기의전단으로피드백시키는제2 FIR 필터회로를포함한다.
Abstract translation: 本发明的Δ-Σ调制器包括：第一积分器，用于对输入信号和第一反馈信号的和进行积分; 第二积分器，用于对第一积分器的输出值任务2反馈信号的和进行积分; 第一FIR滤波器电路，用于对输出的调制信号和延迟的调制信号执行第一FIR滤波处理，并将该信号反馈到第一积分器的前一级; 以及第二FIR滤波器电路，用于对输出的调制信号和延迟的调制信号执行第二FIR滤波处理，并将该信号反馈回第二积分器的前一级。
-
公开(公告)号：KR101733676B1
公开(公告)日：2017-05-10
申请号：KR1020160067615
申请日：2016-05-31
Applicant: 성균관대학교산학협력단
IPC: H03F3/45
Abstract: 본발명의전압감지증폭기는, 제1 커패시터를포함하고, 제1 레벨의클록신호에따라상기제1 커패시터에부스팅전압을충전하는부스팅블록(boosting block); 제1 입력전압및 제2 입력전압이각각의게이트단자에인가되고, 제2 레벨의상기클록신호에따라상기부스팅전압이각각의소스단자에인가됨으로써, 제1 중간출력전압및 제2 중간출력전압을각각의드레인단자에서생성하는제1 입력트랜지스터및 제2 입력트랜지스터를포함하는입력스테이지(input stage); 및제2 레벨의상기클록신호에따라상기부스팅전압이각각의소스단자에인가되고, 상기제1 중간출력전압및 상기제2 중간출력전압이각각의게이트단자에인가됨에따라, 제1 최종출력전압및 제2 최종출력전압을결정하는제1 통로트랜지스터및 제2 통로트랜지스터를포함하는래칭스테이지(latching stage)를포함한다.
Abstract translation: 本发明的电压检测放大器包括：升压块，包括第一电容器，并根据第一电平时钟信号向第一电容器充电升压电压; 第一输入电压和第二输入电压被施加到各个栅极端子，并且根据第二电平的时钟信号将升压电压施加到每个源极端子，使得第一中间输出电压和第二中间输出电压 输入级，包括用于在各个漏极端子处生成的第一输入晶体管和第二输入晶体管; 并且第二中间输出电压和第二中间输出电压被施加到各自的栅极端子，根据第二电平的时钟信号将第一最终输出电压和第二中间输出电压施加到各个源极端子， 锁存级包括用于确定第二最终输出电压的第一传输晶体管和第二传输晶体管。
-
Patent Agency Ranking
公开(公告)号：KR1020120119780A
公开(公告)日：2012-10-31
申请号：KR1020110037963
申请日：2011-04-22
Applicant: 삼성전자주식회사 , 성균관대학교산학협력단
IPC: G06F1/04 , H03K19/173
CPC classification number: H03K3/356121
Abstract: PURPOSE: A clock gated circuit and a digital system including the same are provided to maintain the performance of a flip-flop and to reduce power consumption. CONSTITUTION: A pulse generator(120) receives a clock and generates a pulse and an inverse pulse. A pulse level converter(140) receives the pulse and the inverse pulse and converts a level of the pulse in response to an active signal. The pulse generator includes inverters which generates a delay clock, a logical circuit which outputs the inverse pulse, and an inverter which outputs the pulse.
Abstract translation: 目的：提供时钟选通电路和包括其的数字系统，以保持触发器的性能并降低功耗。 构成：脉冲发生器（120）接收时钟并产生脉冲和反向脉冲。 脉冲电平转换器（140）接收脉冲和反相脉冲，并响应于有效信号转换脉冲电平。 脉冲发生器包括产生延迟时钟的反相器，输出反向脉冲的逻辑电路和输出脉冲的反相器。
-
公开(公告)号：KR101041278B1
公开(公告)日：2011-06-14
申请号：KR1020090001839
申请日：2009-01-09
Applicant: 성균관대학교산학협력단
IPC: H03K17/04 , H03K17/687
CPC classification number: H03K19/01735
Abstract: 본 발명은 타이밍 크리티컬패스인 프리차지 노드로부터 부트스트래핑 회로부를 분리시킴에 따라 스위치 성능을 향상시키고, 상보신호를 출력할 때, 하나의 부트스트래핑 회로부를 이용함에 따라 면적을 줄일 수 있는 부트스트래핑 기술을 이용한 상보 신호 출력 장치를 제공하는 것으로서, 이를 위해 본 발명은, 입력신호에 따라 차동신호를 생성하는 차동 논리부와 상기 차동신호에 따라 상보 신호를 출력하는 적어도 하나 이상의 출력 노드 및 상기 하나 이상의 출력 노드가 공유하고, 상기 상보신호를 증폭하는 부트스트래핑 회로부를 포함한다.
부트스트랩, 상보 신호, 차동-
公开(公告)号：KR1020100082506A
公开(公告)日：2010-07-19
申请号：KR1020090001839
申请日：2009-01-09
Applicant: 성균관대학교산학협력단
IPC: H03K17/04 , H03K17/687
CPC classification number: H03K19/01735
Abstract: PURPOSE: By improving the structure of the apparatus for outputting the bootstrapping circuit part and complementary signal it can reduce the area and the complementary signal output device can raise the switching speed. CONSTITUTION: According to the differential logic unit(100) is the input signal, the differential signal is created. According to one or more output node is the differential signal, the complementary signal is outputted. The bootstrapping circuit part(300) holds in common one or more output nodes. The bootstrapping circuit part amplifies the complementary signal. One or more output nodes(210, 220) is connected in parallel with the bootstrapping circuit.
Abstract translation: 目的：通过改善输出自举电路部分和互补信号的装置的结构，可以减小面积，互补信号输出装置可以提高开关速度。 构成：根据差分逻辑单元（100）是输入信号，产生差分信号。 根据一个或多个输出节点是差分信号，输出互补信号。 自举电路部分（300）保持共同的一个或多个输出节点。 自举电路部分放大互补信号。 一个或多个输出节点（210,220）与引导电路并联连接。
-
公开(公告)号：KR101949826B1
公开(公告)日：2019-02-19
申请号：KR1020160098972
申请日：2016-08-03
Applicant: 에스케이하이닉스 주식회사 , 성균관대학교산학협력단
-
公开(公告)号：KR101848042B1
公开(公告)日：2018-04-11
申请号：KR1020110037963
申请日：2011-04-22
Applicant: 삼성전자주식회사 , 성균관대학교산학협력단
IPC: G06F1/04 , H03K19/173
CPC classification number: H03K3/356121
Abstract: 여기서는클록게이티드회로및 그것을포함한디지털시스템이제공된다. 클록게이티드회로는, 제 1 전원전압으로구동되고, 클록을입력받아펄스및 반전펄스를발생하는펄스발생기; 및상기제 1 전원전압보다높게설정된제 2 전원전압으로구동되고, 상기펄스및 상기반전펄스를입력받고, 활성화신호에응답하여상기펄스의레벨을변환시키는펄스레벨변환기를포함한다. 본발명에따른클록게이티드회로및 그것을포함한디지털시스템은, 플립플롭의성능을유지하면서전력소모를크게줄이고, 동시에레이아웃의면적도줄일수 있다.
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.023 seconds)
