-
公开(公告)号：WO2016076671A1
公开(公告)日：2016-05-19
申请号：PCT/KR2015/012248
申请日：2015-11-13
Applicant: 세종대학교산학협력단 , 한국기계연구원 , 한국전자통신연구원
Abstract: 본 발명에 따른 유연소자의 테스트 방법은 측정하고자 하는 유연소자를 본체부에 고정시키는 단계, 본체부에 포함된 지지면의 둘레를 따라 배치된 하나 이상의 전극 패드를 포함하는 전기적 접속부와 유연소자를 전기적으로 접촉하는 단계, 본체부에 포함된 챔버에 매개체를 입력 또는 출력하여 챔버의 압력을 조절하는 단계, 및 챔버의 압력에 의하여 유도된 응력에 의해 변형된 유연소자를 테스트하는 단계 및 테스트를 위한 장치를 포함한다.
Abstract translation: 根据本发明，提供了一种用于测试柔性元件的方法和装置，该方法包括：将主体单元固定到待测量的柔性元件的步骤; 制造电连接单元的步骤，其包括沿着包括在主体单元中的支撑表面的圆周布置的一个或多个电极焊盘和柔性元件以彼此电接触; 通过将介质放入/从包含在主体单元中的室中的介质来调节室的压力的步骤; 以及通过由室的压力引起的应力而变形的柔性元件的测试步骤。
-
公开(公告)号：KR102171177B1
公开(公告)日：2020-10-28
申请号：KR1020190043229
申请日：2019-04-12
Applicant: 세종대학교산학협력단
Inventor： 김덕기
IPC: H01L21/02 , H01L21/324
-
公开(公告)号：KR101896823B1
公开(公告)日：2018-09-10
申请号：KR1020170006963
申请日：2017-01-16
Applicant: 세종대학교산학협력단
Inventor： 김덕기
CPC classification number: Y02E10/549 , Y02P70/521
Abstract: 유기전자소자제조방법을제공한다. 유기전자소자제조방법은, 제1 기판, 제1 기판상에형성된제1 전극층, 제1 전극층상에형성된소수성유기활성층및 소수성유기활성층상에형성된친수성의전하수송층을제공하는단계, 제2 기판상에전도성잉크패턴층을형성하는단계, 전도성잉크패턴층을건조하는단계, 전도성잉크패턴층이전하수송층을바라보도록제2 기판을제1 기판상에정렬하는단계및 제2 기판상에힘을가하여전도성잉크패턴층과전하수송층이접촉하여제2 전극층을형성하는단계를포함한다. 본발명에따르면, 유기반도체층이형성된기판과는다른기판상에전도성잉크패턴을형성한후, 이전도성잉크패턴을유기반도체층상으로전사함에따라유기반도체층과전도성잉크패턴사이의접촉저항을줄일수 있고, 그결과유기전자소자의효율이향상될수 있다.
-
公开(公告)号：KR1020160057288A
公开(公告)日：2016-05-23
申请号：KR1020150060813
申请日：2015-04-29
Applicant: 세종대학교산학협력단 , 한국기계연구원 , 한국전자통신연구원
IPC: G01R31/00 , G01R31/26 , G01R19/165 , H01L23/34
Abstract: 본발명에따른유연소자의테스트방법은측정하고자하는유연소자를본체부에고정시키는단계, 본체부에포함된지지면의둘레를따라배치된하나이상의전극패드를포함하는전기적접속부와유연소자를전기적으로접촉하는단계, 본체부에포함된챔버에매개체를입력또는출력하여챔버의압력을조절하는단계, 및챔버의압력에의하여유도된응력에의해변형된유연소자를테스트하는단계및 테스트를위한장치를포함한다.
Abstract translation: 本发明涉及一种用于测试柔性元件的方法和装置。 根据本发明的用于测试柔性元件的方法包括以下步骤：将待测量的柔性元件固定到主体单元; 制造电连接单元，其包括沿着包括在主体单元中的支撑表面的圆周布置的一个或多个电极焊盘和柔性元件以彼此电接触; 通过将介质放入/从包含在主体单元中的室中取出介质来调节室的压力; 并测试由腔室的压力引起的应力而变形的柔性元件。
-
公开(公告)号：KR101317499B1
公开(公告)日：2013-10-15
申请号：KR1020110119703
申请日：2011-11-16
Applicant: 세종대학교산학협력단
Inventor： 김덕기
CPC classification number: Y02E10/50 , Y02P70/521
Abstract: 본 발명은 듀얼 스트레스를 가지는 태양전지 및 그 제조방법에 관한 것으로, 본 발명의 일 실시예에 따른 듀얼 스트레스를 가지는 태양전지는, P형으로 도핑된 기판과, 상기 기판의 상부에 형성되는 N형 도전 영역과, 상기 N형 도전 영역의 상면에 형성되는 인장 변형된 제1 스트레스 유도층과, 상기 기판의 하면에 형성되는 압축 변형된 제2 스트레스 유도층과, 상기 기판의 상부에 상기 N형 도전 영역과 인접하여 형성되는 제1 전극과, 상기 기판의 하부에 형성되는 제2 전극을 포함한다.
이에 따라, P 전극에 가까운 영역에서는 홀 모빌리티의 증가를 유도하며, N 전극에 가까운 영역에서는 전자 모빌리티의 증가를 유도할 수 있다.-
Patent Agency Ranking
公开(公告)号：KR101675387B1
公开(公告)日：2016-11-29
申请号：KR1020150060813
申请日：2015-04-29
Applicant: 세종대학교산학협력단 , 한국기계연구원 , 한국전자통신연구원
IPC: G01R31/00 , G01R31/26 , G01R19/165 , H01L23/34
Abstract: 본발명에따른유연소자의테스트방법은측정하고자하는유연소자를본체부에고정시키는단계, 본체부에포함된지지면의둘레를따라배치된하나이상의전극패드를포함하는전기적접속부와유연소자를전기적으로접촉하는단계, 본체부에포함된챔버에매개체를입력또는출력하여챔버의압력을조절하는단계, 및챔버의압력에의하여유도된응력에의해변형된유연소자를테스트하는단계및 테스트를위한장치를포함한다.
-
公开(公告)号：KR102259199B1
公开(公告)日：2021-06-01
申请号：KR1020190168802
申请日：2019-12-17
Applicant: 세종대학교산학협력단
IPC: H01L45/00
-
公开(公告)号：KR1020170085987A
公开(公告)日：2017-07-25
申请号：KR1020170006963
申请日：2017-01-16
Applicant: 세종대학교산학협력단
Inventor： 김덕기
CPC classification number: Y02E10/549
Abstract: 유기전자소자제조방법을제공한다. 유기전자소자제조방법은, 제1 기판, 제1 기판상에형성된제1 전극층, 제1 전극층상에형성된소수성유기활성층및 소수성유기활성층상에형성된친수성의전하수송층을제공하는단계, 제2 기판상에전도성잉크패턴층을형성하는단계, 전도성잉크패턴층을건조하는단계, 전도성잉크패턴층이전하수송층을바라보도록제2 기판을제1 기판상에정렬하는단계및 제2 기판상에힘을가하여전도성잉크패턴층과전하수송층이접촉하여제2 전극층을형성하는단계를포함한다. 본발명에따르면, 유기반도체층이형성된기판과는다른기판상에전도성잉크패턴을형성한후, 이전도성잉크패턴을유기반도체층상으로전사함에따라유기반도체층과전도성잉크패턴사이의접촉저항을줄일수 있고, 그결과유기전자소자의효율이향상될수 있다.
Abstract translation: 提供了一种制造有机电子器件的方法。 有机电子器件的制造方法中，第一衬底，所述方法包括：提供第一电极层，所述疏水性有机活性层和形成在第一基板，在第二基板上形成的第一电极层上的电荷输送层的疏水性有机活性层的亲水性 形成导电墨水图案层，以及干燥所述导电油墨图案层的工序，导电油墨图案层是落入看电荷传输功率权利要求的在步骤中，第二衬底和布置在所述第一基板上的第二基板 并且通过接触导电墨水图案层和电荷输送层来形成第二电极层。 根据本发明中，作为其他基板上的导电墨水图案形成后，并且所述基板的有机半导体层被形成，传送先前基导电油墨图案的有机半导体层，以减少有机半导体层和所述导电油墨图案之间的接触电阻 结果，可以提高有机电子器件的效率。
-
公开(公告)号：KR101328261B1
公开(公告)日：2013-11-14
申请号：KR1020120006913
申请日：2012-01-20
Applicant: 세종대학교산학협력단
Inventor： 김덕기
Abstract: 본 발명은 3차원 저항 변화 메모리 및 그 구동방법에 관한 것이다. 본 발명에 따른 3차원 저항 변화 메모리는, 평행하는 방향으로 이격되어 있는 복수의 비트라인, 상기 비트라인에 분기되어 있으며, 직렬형태의 복수의 메모리 셀을 포함하는 복수의 수직 메모리 스트링, 상기 수직 메모리 스트링의 측단에 부착되어 있는 저항 메모리 물질, 상기 복수의 메모리 셀에 각각 대응하며, 상기 저항 메모리 물질에 수직 방향으로 결합되는 복수의 워드라인, 상기 수직 메모리 스트링의 상단에 형성되며, 서로 다른 비트라인에 연결되는 수직 메모리 스트링과 교차하는 방향으로 연장되어 결합되는 상단 게이트, 그리고 상기 수직 메모리 스트링의 하단에 형성되며, 서로 다른 비트라인에 연결되는 수직 메모리 스트링과 교차하는 방향으로 연장되어 결합되는 하단 게이트를 포함한다.
-
公开(公告)号：KR1020130085820A
公开(公告)日：2013-07-30
申请号：KR1020120006913
申请日：2012-01-20
Applicant: 세종대학교산학협력단
Inventor： 김덕기
CPC classification number: G11C13/0002 , G11C5/02 , G11C7/18 , G11C8/14 , H01L27/115
Abstract: PURPOSE: A three-dimensional resistance change memory and a driving method thereof are provided to control the current to flow to both directions, thereby improving the operating stability. CONSTITUTION: A plurality of perpendicular memory string is branched in the bit line (BL), and includes a plurality of memory cell of a serial type. A resistance memory material is adhered to the side end of the perpendicular memory string. A plurality of word line is combined in the perpendicular direction to the resistance memory material. An upper select gate (USG) is formed in the upper end of the perpendicular memory string. The USG is extended and combined to the direction which crosses with the perpendicular memory string, which is connected to different bit lines. A lower select gate (LSG) is formed in the lower end of the perpendicular memory string. The LSG is extended and combined to the direction which crosses with the perpendicular memory string, which is connected to different bit lines.
Abstract translation: 目的：提供一种三维电阻变化存储器及其驱动方法，以控制电流流向两个方向，从而提高操作稳定性。 构成：多个垂直存储器串在位线（BL）中分支，并且包括串行类型的多个存储单元。 电阻记忆材料粘附到垂直存储器串的侧端。 多个字线在垂直于电阻记忆材料的方向上组合。 在垂直存储器串的上端形成上选择门（USG）。 USG被扩展并组合到与垂直存储器串交叉的方向，该垂直存储器串连接到不同的位线。 在垂直存储器串的下端形成下选择门（LSG）。 LSG被扩展并且组合到与垂直存储器串交叉的方向，垂直存储器串连接到不同的位线。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.02 seconds)
