-
Patent Agency Ranking
公开(公告)号：KR1020060010004A
公开(公告)日：2006-02-02
申请号：KR1020040058555
申请日：2004-07-27
Applicant: 재단법인서울대학교산학협력재단 , 삼성전자주식회사
IPC: G06F9/38
CPC classification number: G06F8/4434
Abstract: 본 발명은 하나의 명령으로 메모리에 저장되어 있는 복수 개의 데이터들을 전달하는 방안을 제안한다. 이를 위해 각 영역별로 어드레스가 할당된 적어도 2개의 영역들로 구성된 메모리에서, 데이터들을 각 어드레스에 순차적으로 할당하고, 상기 어드레스 할당된 데이터들을 하나의 명령으로 전달하게 된다. 즉, 하나의 명령으로 구성하고 있는 데이터들을 전달하는 적어도 하나의 블록을 생성하고, 데이터를 상기 블록들 중 적어도 하나의 블록에 구성되도록 지시한다. 상기 블록을 구성하고 있는 데이터들을 상호 연결하고, 상기 블록들에 대해 동일한 데이터들을 상호 연결한 경로의 합들을 산출하고, 상기 연결한 경로의 합을 고려하여 상기 데이터들을 최소 경로로 연결한다. 상기 최소 경로를 이용하여 상기 데이터들을 어드레스별로 순차적으로 할당한다.
메모리, 레지스터, 어드레스, MLS-
公开(公告)号：KR100622945B1
公开(公告)日：2006-09-19
申请号：KR1020040058555
申请日：2004-07-27
Applicant: 재단법인서울대학교산학협력재단 , 삼성전자주식회사
IPC: G06F9/38
CPC classification number: G06F8/4434
Abstract: 본 발명은 하나의 명령으로 메모리에 저장되어 있는 복수 개의 데이터들을 전달하는 방안을 제안한다. 이를 위해 각 영역별로 어드레스가 할당된 적어도 2개의 영역들로 구성된 메모리에서, 데이터들을 각 어드레스에 순차적으로 할당하고, 상기 어드레스 할당된 데이터들을 하나의 명령으로 전달하게 된다. 즉, 하나의 명령으로 구성하고 있는 데이터들을 전달하는 적어도 하나의 블록을 생성하고, 데이터를 상기 블록들 중 적어도 하나의 블록에 구성되도록 지시한다. 상기 블록을 구성하고 있는 데이터들을 상호 연결하고, 상기 블록들에 대해 동일한 데이터들을 상호 연결한 경로의 합들을 산출하고, 상기 연결한 경로의 합을 고려하여 상기 데이터들을 최소 경로로 연결한다. 상기 최소 경로를 이용하여 상기 데이터들을 어드레스별로 순차적으로 할당한다.
메모리, 레지스터, 어드레스, MLS-
公开(公告)号：KR100938902B1
公开(公告)日：2010-01-27
申请号：KR1020070124916
申请日：2007-12-04
Applicant: 재단법인서울대학교산학협력재단
IPC: G06F9/06
Abstract: 본 발명은 프로세서에서 소스 코드를 입력받아 목적 코드를 생성하는 방법에 관한 것으로서, 특히 이종 레지스터 아키텍처를 갖는 프로세서에서 목적 코드를 생성함에 있어서, 상기 아키텍처의 특성을 고려하여 명령어의 오퍼랜드가 저장될 위치를 명령어의 용도에 따라 분류되는 레지스터 클래스로 지정함으로써 불필요하게 생성되는 메모리 스필을 방지할 수 있는 코드 생성 방법에 관한 것이다.
본 발명에 따른 코드 생성 방법은, [n,∞] 모델 형태의 이종 레지스터 아키텍처를 갖는 프로세서에서 소스 코드를 입력받아 목적 코드를 생성하는 방법에 있어서, 추상적 구조 트리에서 노드의 계산 결과를 명령어의 용도에 따라 논리적으로 분류되는 레지스터 클래스에 저장하기 위해 필요한 비용을 나타내는 복수 개의 필드들을 포함하는 비용 리스트를 노드 전체에 대해 산출하는 단계, 및 상기 산출된 비용 리스트에 나타난 필드 비용을 바탕으로 상기 추상적 구조 트리를 구성하는 각각의 노드에 대응하는 명령어의 오퍼랜드가 저장될 레지스터 클래스를 상기 노드 전체에 대해 결정하는 단계를 포함하는 것을 특징으로 한다.
이종 레지스터 아키텍처, 추상적 구조 트리, 레지스터 클래스-
公开(公告)号：KR1020090058231A
公开(公告)日：2009-06-09
申请号：KR1020070124916
申请日：2007-12-04
Applicant: 재단법인서울대학교산학협력재단
IPC: G06F9/06
Abstract: A code generation method for heterogeneous register architectures is provided to configure a register allocated to operand of each instruction by a register class classified according to a purpose of an instruction, thereby removing memory spill. A cost list including fields indicating necessary cost is produced about the whole node so that a calculation result of a node is stored in a register class logically classified according to a purpose of an instruction in an abstract structure tree. Operand of an instruction corresponding to each node configuring the abstract structure tree to be stored in a register class is determined about all the nodes based on field cost shown in the calculated cost list.
Abstract translation: 提供了用于异构寄存器架构的代码生成方法，以通过根据指令的目的分类的寄存器类来配置分配给每个指令的操作数的寄存器，从而消除内存溢出。 产生包括表示必要成本的成本列表，关于整个节点，使得节点的计算结果存储在根据抽象结构树中的指令的目的逻辑分类的寄存器类中。 根据计算出的成本列表中显示的现场成本，确定与配置要存储在寄存器类中的抽象结构树的每个节点对应的指令的操作数。
-
公开(公告)号：KR1020090010530A
公开(公告)日：2009-01-30
申请号：KR1020070073706
申请日：2007-07-23
Applicant: 재단법인서울대학교산학협력재단
CPC classification number: G06F8/441 , G06F8/4434 , G06F9/3012
Abstract: A register allocation method for heterogeneous register architecture is provided to effectively reduce the size of a code for executing an application program in an embedded processor. A register class relation table about correlation of register classes is generated. The register class indicates a group of registers capable of being allocated to each node existing in an interference graph. According to the register class correlation shown in register class relation table, it is determined whether to merge copy-related nodes existing in the interference graph.
Abstract translation: 提供了用于异构寄存器架构的寄存器分配方法，以有效地减小用于在嵌入式处理器中执行应用程序的代码的大小。 生成关于寄存器类相关性的寄存器类关系表。 寄存器类表示能够分配给干扰图中存在的每个节点的一组寄存器。 根据寄存器类关系表中的寄存器类相关性，确定是否合并干涉图中存在的复制相关节点。
-
-
-
-
Search Results
5
records
(took 0.019 seconds)
