-
公开(公告)号：WO2017095195A1
公开(公告)日：2017-06-08
申请号：PCT/KR2016/014132
申请日：2016-12-02
Applicant: 삼성전자주식회사
Inventor： 유창훈 , 김원진 , 김현식 , 문선호 , 안민욱 , 김락기 , 조경수 , 사운시니쿤쥬 , 카푸르파리차이 , 아가왈판카즈 , 김원섭 , 김진효 , 김형훈 , 오지수 , 이경호 , 이승범 , 이진석 , 장동기 , 조수빈 , 칸살아뿌르브
IPC: G06F9/50 , G06F12/02 , G06F12/0882
CPC classification number: G06F9/50 , G06F12/02 , G06F12/0882
Abstract: 본 개시는 다양한 상황에서 시스템 리소스 관리에 관한 것이다. 본 개시에서는 전자 장치가 데이터에 대한 특정 연산을 위해 패딩(padding)을 할 경우 메모리 요구량을 줄이고 처리 속도를 향상시키기 방법 및 장치를 제공한다. 상술한 목적을 달성하기 위한 본 개시에서 전자 장치의 동작 방법은, 제1 메모리로부터 데이터의 제1 일부를 읽는 과정과, 제1 일부에 포함된 다수의 바이트들 중 데이터의 경계 영역에 속하는 바이트의 주소에 기반하여 제1 패딩 주소를 결정하는 과정과, 다수의 바이트들의 값과 제1 패딩 주소에 대응하는 값을 제2 메모리에 쓰는 과정과, 제1 메모리로부터 데이터의 제2 일부를 읽는 과정을 포함한다.
Abstract translation: 本公开涉及在各种情况下的系统资源管理。 本公开提供了一种用于在电子设备针对数据进行特定操作时进行缓冲时减少存储器需求并提高处理速度的方法和装置。 根据本发明的另一方面，提供了一种操作电子设备的方法，包括：从第一存储器读取第一部分数据; 基于所述第一读取到处理的第二部分以及从所述第一存储器中的数据的地址写入对应于该方法的第一填补地址的值的值，并且多个字节，以确定填补地址到第二存储器
-
公开(公告)号：KR1020060010004A
公开(公告)日：2006-02-02
申请号：KR1020040058555
申请日：2004-07-27
Applicant: 재단법인서울대학교산학협력재단 , 삼성전자주식회사
IPC: G06F9/38
CPC classification number: G06F8/4434
Abstract: 본 발명은 하나의 명령으로 메모리에 저장되어 있는 복수 개의 데이터들을 전달하는 방안을 제안한다. 이를 위해 각 영역별로 어드레스가 할당된 적어도 2개의 영역들로 구성된 메모리에서, 데이터들을 각 어드레스에 순차적으로 할당하고, 상기 어드레스 할당된 데이터들을 하나의 명령으로 전달하게 된다. 즉, 하나의 명령으로 구성하고 있는 데이터들을 전달하는 적어도 하나의 블록을 생성하고, 데이터를 상기 블록들 중 적어도 하나의 블록에 구성되도록 지시한다. 상기 블록을 구성하고 있는 데이터들을 상호 연결하고, 상기 블록들에 대해 동일한 데이터들을 상호 연결한 경로의 합들을 산출하고, 상기 연결한 경로의 합을 고려하여 상기 데이터들을 최소 경로로 연결한다. 상기 최소 경로를 이용하여 상기 데이터들을 어드레스별로 순차적으로 할당한다.
메모리, 레지스터, 어드레스, MLS-
公开(公告)号：KR100622945B1
公开(公告)日：2006-09-19
申请号：KR1020040058555
申请日：2004-07-27
Applicant: 재단법인서울대학교산학협력재단 , 삼성전자주식회사
IPC: G06F9/38
CPC classification number: G06F8/4434
Abstract: 본 발명은 하나의 명령으로 메모리에 저장되어 있는 복수 개의 데이터들을 전달하는 방안을 제안한다. 이를 위해 각 영역별로 어드레스가 할당된 적어도 2개의 영역들로 구성된 메모리에서, 데이터들을 각 어드레스에 순차적으로 할당하고, 상기 어드레스 할당된 데이터들을 하나의 명령으로 전달하게 된다. 즉, 하나의 명령으로 구성하고 있는 데이터들을 전달하는 적어도 하나의 블록을 생성하고, 데이터를 상기 블록들 중 적어도 하나의 블록에 구성되도록 지시한다. 상기 블록을 구성하고 있는 데이터들을 상호 연결하고, 상기 블록들에 대해 동일한 데이터들을 상호 연결한 경로의 합들을 산출하고, 상기 연결한 경로의 합을 고려하여 상기 데이터들을 최소 경로로 연결한다. 상기 최소 경로를 이용하여 상기 데이터들을 어드레스별로 순차적으로 할당한다.
메모리, 레지스터, 어드레스, MLS-
公开(公告)号：KR100938902B1
公开(公告)日：2010-01-27
申请号：KR1020070124916
申请日：2007-12-04
Applicant: 재단법인서울대학교산학협력재단
IPC: G06F9/06
Abstract: 본 발명은 프로세서에서 소스 코드를 입력받아 목적 코드를 생성하는 방법에 관한 것으로서, 특히 이종 레지스터 아키텍처를 갖는 프로세서에서 목적 코드를 생성함에 있어서, 상기 아키텍처의 특성을 고려하여 명령어의 오퍼랜드가 저장될 위치를 명령어의 용도에 따라 분류되는 레지스터 클래스로 지정함으로써 불필요하게 생성되는 메모리 스필을 방지할 수 있는 코드 생성 방법에 관한 것이다.
본 발명에 따른 코드 생성 방법은, [n,∞] 모델 형태의 이종 레지스터 아키텍처를 갖는 프로세서에서 소스 코드를 입력받아 목적 코드를 생성하는 방법에 있어서, 추상적 구조 트리에서 노드의 계산 결과를 명령어의 용도에 따라 논리적으로 분류되는 레지스터 클래스에 저장하기 위해 필요한 비용을 나타내는 복수 개의 필드들을 포함하는 비용 리스트를 노드 전체에 대해 산출하는 단계, 및 상기 산출된 비용 리스트에 나타난 필드 비용을 바탕으로 상기 추상적 구조 트리를 구성하는 각각의 노드에 대응하는 명령어의 오퍼랜드가 저장될 레지스터 클래스를 상기 노드 전체에 대해 결정하는 단계를 포함하는 것을 특징으로 한다.
이종 레지스터 아키텍처, 추상적 구조 트리, 레지스터 클래스-
公开(公告)号：KR1020090058231A
公开(公告)日：2009-06-09
申请号：KR1020070124916
申请日：2007-12-04
Applicant: 재단법인서울대학교산학협력재단
IPC: G06F9/06
Abstract: A code generation method for heterogeneous register architectures is provided to configure a register allocated to operand of each instruction by a register class classified according to a purpose of an instruction, thereby removing memory spill. A cost list including fields indicating necessary cost is produced about the whole node so that a calculation result of a node is stored in a register class logically classified according to a purpose of an instruction in an abstract structure tree. Operand of an instruction corresponding to each node configuring the abstract structure tree to be stored in a register class is determined about all the nodes based on field cost shown in the calculated cost list.
Abstract translation: 提供了用于异构寄存器架构的代码生成方法，以通过根据指令的目的分类的寄存器类来配置分配给每个指令的操作数的寄存器，从而消除内存溢出。 产生包括表示必要成本的成本列表，关于整个节点，使得节点的计算结果存储在根据抽象结构树中的指令的目的逻辑分类的寄存器类中。 根据计算出的成本列表中显示的现场成本，确定与配置要存储在寄存器类中的抽象结构树的每个节点对应的指令的操作数。
-
Patent Agency Ranking
公开(公告)号：KR1020090010530A
公开(公告)日：2009-01-30
申请号：KR1020070073706
申请日：2007-07-23
Applicant: 재단법인서울대학교산학협력재단
CPC classification number: G06F8/441 , G06F8/4434 , G06F9/3012
Abstract: A register allocation method for heterogeneous register architecture is provided to effectively reduce the size of a code for executing an application program in an embedded processor. A register class relation table about correlation of register classes is generated. The register class indicates a group of registers capable of being allocated to each node existing in an interference graph. According to the register class correlation shown in register class relation table, it is determined whether to merge copy-related nodes existing in the interference graph.
Abstract translation: 提供了用于异构寄存器架构的寄存器分配方法，以有效地减小用于在嵌入式处理器中执行应用程序的代码的大小。 生成关于寄存器类相关性的寄存器类关系表。 寄存器类表示能够分配给干扰图中存在的每个节点的一组寄存器。 根据寄存器类关系表中的寄存器类相关性，确定是否合并干涉图中存在的复制相关节点。
-
公开(公告)号：KR1020160070631A
公开(公告)日：2016-06-20
申请号：KR1020140177830
申请日：2014-12-10
Applicant: 삼성전자주식회사
CPC classification number: G06F8/4441 , G06F8/441 , G06F9/06 , G06F12/02 , Y02D10/32
Abstract: 명령어처리방법은, 프로그램을구성하는변수의사용빈도에따라상기변수의우선순위를결정하는단계; 상기우선순위에따라, 메모리에상기변수의값이저장되는주소를결정하는단계; 및상기주소의비트열의길이에따라상기변수에대한명령어를결정하는단계를포함할수 있다.
Abstract translation: 一种用于处理指令的方法包括：基于构成程序的变量的使用频率来确定变量的优先级的步骤; 基于优先级确定其中存储变量值的存储器的地址的步骤; 以及根据地址的位串的长度来确定关于变量的指令的步骤。 根据本发明，通过减少频繁地用于变量的指令的数量，可以提高程序性能。
-
公开(公告)号：KR1020160029588A
公开(公告)日：2016-03-15
申请号：KR1020140119362
申请日：2014-09-05
Applicant: 삼성전자주식회사 , 서울대학교산학협력단
CPC classification number: G06F17/30377 , G06F17/30536 , G06F17/30958
Abstract: 루프(loop)가포함하는명령어들간의의존관계를포함하는데이터의존성그래프(dependence graph)를획득하고데이터의존성그래프에서, 사이클을형성하는명령어들의집합인리커런스(recurrence)를탐색하고, 리커런스의처리순서를결정하는스케줄링하고, 리커런스를탐색하는것은이터레이션디스턴스(Iteration Distance)의합이소정의임계값보다작은리커런스만을탐색하고, 이터레이션디스턴스는리커런스에포함된소정의명령어를처리한후 소정의명령어의처리결과에의존하는다른명령어를처리할수 있을때까지소요되는이터레이션횟수인모듈로스케줄링방법이개시된다.
Abstract translation: 公开了一种模调度方法，包括以下步骤：获得包括在循环中包括的命令之间的依赖性的数据依赖图; 搜索在数据依赖图中形成循环的一组命令的重复; 并调度以确定复发的处理顺序。 搜索重复仅搜索迭代距离之和小于预定临界值的重复。 迭代距离是在处理包含在重复中的预定命令之后可以处理依赖于处理预定命令的结果的另一命令而执行的迭代次数。
-
公开(公告)号：KR1020120109739A
公开(公告)日：2012-10-09
申请号：KR1020110027032
申请日：2011-03-25
Applicant: 삼성전자주식회사
CPC classification number: G06F15/7892 , G06F8/4452 , G06F8/451 , G06F9/30054 , G06F9/30076 , G06F9/30189 , G06F9/325 , G06F9/3889 , G06F8/52 , G06F9/3004 , G06F9/30072 , G06F9/38 , G06F17/5054
Abstract: PURPOSE: A reconfigurable processor, a code conversion apparatus VLIW, and a method thereof are provided to selectively map a code area where does not apply software pipelining to a VLIW mode or a CGA mode according to degree of parallelism. CONSTITUTION: A processing unit(101) includes a VLIW(Very Long Instruction Word) and a CGA(Coarse-Grained Array) mode. A controlling unit(103) detects a target region from a code which is executable from the processing unit. The controlling unit maps the detected target area to the VLIW mode or the CGA mode according to the schedule length of the detected target area. The target area is defined as a part which does not apply software pipelining in the code. [Reference numerals] (102) Mode control unit; (103) Controlling unit; (104) VLIW memory; (105) Configuring memory; (106) Central register file
Abstract translation: 目的：提供可重构处理器，代码转换装置VLIW及其方法，以根据并行度选择性地将不应用软件流水线的代码区域映射到VLIW模式或CGA模式。 构成：处理单元（101）包括VLIW（超长指令字）和CGA（粗粒子阵列）模式。 控制单元（103）从可从处理单元执行的代码检测目标区域。 控制单元根据检测到的目标区域的调度长度将检测到的目标区域映射到VLIW模式或CGA模式。 目标区域被定义为在代码中不应用软件流水线的部分。 （附图标记）（102）模式控制单元; （103）控制单元; （104）VLIW存储器; （105）配置内存; （106）中央登记档案
-
公开(公告)号：KR1020160003485A
公开(公告)日：2016-01-11
申请号：KR1020140081990
申请日：2014-07-01
Applicant: 삼성전자주식회사
Abstract: 원격함수호출(Remote Procedure Call: RPC)을수행할부분을나타내는정보를포함하는소스코드를획득하고, 상기 RPC를수행할부분을나타내는정보를포함하는소스코드를분석하여, RPC 호출을위한코드및 RPC 함수실행을위한코드를생성하는원격함수호출을위한코드생성방법이개시된다.
Abstract translation: 公开了一种用于远程过程调用（RPC）的代码生成方法，包括以下步骤：获取包括用于显示RPC的执行部分的信息的源代码; 并分析包括RPC执行部分的源代码，生成RPC代码或执行RPC功能。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.01 seconds)
