-
公开(公告)号：WO2011081300A3
公开(公告)日：2011-07-07
申请号：PCT/KR2010/008233
申请日：2010-11-22
Applicant: 전남대학교산학협력단 , 김철홍 , 심성훈 , 최홍준
Abstract: 본 발명은 프로세서 시스템에 관한 것으로, 보다 구체적으로는 분기예측기(Branch predictor)를 포함하는 프로세서 시스템에 있어서, 분기가 일어나지 않을 것으로 예측되는 명령어들을 하나의 세트로 하여 복수 개의 명령어 세트를 저장하는 저전력 트레이스 캐쉬 및 다음에 실행될 명령어 세트를 예측하여 하나의 명령어 세트가 인출되는 동안 프로세서 코어에서 분기예측기 및 주 명령어 캐쉬로의 접근을 차단하는 명령어 세트 예측기를 구비하여 상기 분기예측기의 동작에 의해 소비되는 전력을 절감할 수 있는 프로세서 시스템에 관한 것이다.
-
2.发明授权공간 지역성 인지 선인출 기법을 이용하는 메모리 장치, 그 메모리 장치를 포함하는 컴퓨팅 시스템, 데이터 인출 방법 및 데이터 인출 프로그램 有权使用空间局部性注意技术的记忆，具有存储器的计算系统，FETCH方法和FETCH程序
公开(公告)号：KR101602150B1
公开(公告)日：2016-03-10
申请号：KR1020140155420
申请日：2014-11-10
Applicant: 전남대학교산학협력단
IPC: G06F12/06
CPC classification number: G06F12/06
Abstract: 본발명은메모리장치, 컴퓨팅시스템, 데이터인출방법및 데이터인출프로그램에관한것으로, 보다구체적으로는공간지역성인지선인출기법을이용하여라스트레벨캐쉬의데이터히트율을증가시킴으로써, 메인메모리로평균접근지연시간을줄여시스템의성능을향상시킬수 있는공간지역성인지선인출기법을이용하는메모리장치, 그메모리장치를포함하는컴퓨팅시스템, 데이터인출방법및 데이터인출프로그램에관한것이다.
Abstract translation: 本发明涉及存储器件，计算系统，数据获取方法和数据获取程序。 更具体地，使用空间局部感知预取技术的存储设备，包括存储设备的计算系统，数据获取方法和数据获取程序通过使用空间位置感知来增加最后一级高速缓存的数据命中率 预取技术，以通过减少主存储器的平均访问延迟时间来提高系统的性能。 所述存储装置包括：最后一级高速缓存单元，其在请求所述数据时向所述核心和高速缓存提取数据; 以及当所请求的数据不存在于最后一级高速缓存单元时，将所请求的数据提取给核心和最后一级高速缓存单元的主存储器。
-
公开(公告)号：KR1020140081206A
公开(公告)日：2014-07-01
申请号：KR1020120150725
申请日：2012-12-21
Applicant: 전남대학교산학협력단
Abstract: The present invention relates to a computer system. The purpose of the present invention is to increase the utilization of computing resources in the computer system and to improve the performance of the computer system by reducing time required to execute threads. The present invention provides the computer system including a warp scheduler which selects warps ready to be executed and draws a combined warp by combining the selected warps, and computing devices which perform calculation on the threads of the combined warp. According to the present invention, the utilization of the computing resources in the computer system can be increased.
Abstract translation: 本发明涉及一种计算机系统。 本发明的目的是增加计算机系统中的计算资源的利用率，并且通过减少执行线程所需的时间来提高计算机系统的性能。 本发明提供了一种计算机系统，其包括经线调度器，其选择准备执行的经线，并通过组合所选择的经线绘制组合的翘曲，以及对组合翘曲的线程执行计算的计算设备。 根据本发明，可以增加计算机系统中的计算资源的利用。
-
4.发明公开예상 실행 시간 정보를 이용하여 작업을 분배하는 이종 멀티코어 프로세서 시스템의 작업 분배 방법 및 그 방법을 이용하는 이종 멀티코어 프로세서 시스템 无效使用基于估计执行时间的信息的任务调度方案和使用方案的异构多核处理器系统
公开(公告)号：KR1020140006351A
公开(公告)日：2014-01-16
申请号：KR1020120072790
申请日：2012-07-04
Applicant: 전남대학교산학협력단
IPC: G06F9/46
CPC classification number: G06F9/5038
Abstract: The present invention relates to a task distributing method of a heterogeneous multi core processor system distributing tasks and a heterogeneous multi core process system using a method thereof. More particularly, the present invention relates to the task distributing method of the heterogeneous multi core processor system distributing the tasks by using estimated execution time information and the heterogeneous multi core process system using the method thereof capable of enhancing task processing performance and energy efficiency by distributing the tasks by using the estimated execution time information as a result of adding remaining execution time of the task being currently executed by each processor and the estimated execution time of a task to be distributed.
Abstract translation: 本发明涉及使用其方法的异构多核处理器系统分配任务的任务分发方法和异构多核处理系统。 更具体地说，本发明涉及通过使用估计的执行时间信息来分配任务的异构多核心处理器系统的任务分配方法和使用其能够通过分发来增强任务处理性能和能量效率的方法的异构多核处理系统 通过使用估计执行时间信息作为每个处理器当前执行的任务的剩余执行时间和要分发的任务的估计执行时间的结果来执行任务。
-
公开(公告)号：KR1020110075638A
公开(公告)日：2011-07-06
申请号：KR1020090132139
申请日：2009-12-28
Applicant: 전남대학교산학협력단
CPC classification number: G06F9/3844 , G06F9/3806 , G06F9/3808
Abstract: PURPOSE: A processor system including a low power trace cache and an upcoming instruction set predictor is provided to minimize power consumption which is used in an instruction fetch by using a low power trace cache. CONSTITUTION: A low power trace cache(150) stores an instruction set constituting instruction from a processor core(110) as one instruction set. If an instruction which requested by the processor core is a first distribution instruction and a branch predictor(120) determines the distribution, an instruction set predictor(130) stores the branch execution counter value. If the branch predictor determines a non-branch, the instruction set predictor stores the branch non-execution counter value.
Abstract translation: 目的：提供包括低功率跟踪高速缓存和即将到来的指令集预测器的处理器系统，以最小化通过使用低功率跟踪高速缓存的指令获取中所使用的功耗。 构成：低功率跟踪缓存（150）将构成来自处理器核心（110）的指令的指令集存储为一个指令集。 如果由处理器核心请求的指令是第一分发指令，并且分支预测器（120）确定分布，则指令集预测器（130）存储分支执行计数器值。 如果分支预测器确定非分支，则指令集预测器存储分支非执行计数器值。
-
Patent Agency Ranking6.发明授权전역 분기 히스토리 정보를 활용하여 동적 분기 예측을 수행하는 분기 예측기 및 그 분기 예측기를 포함하는 임베디드 시스템 有权使用全球分支历史和嵌入式系统的动态分支预测器，包括动态分支预测
公开(公告)号：KR101528249B1
公开(公告)日：2015-06-11
申请号：KR1020130156331
申请日：2013-12-16
Applicant: 전남대학교산학협력단
Abstract: 본발명은분기예측기및 그분기예측기를포함하는임베디드시스템에관한것으로, 보다구체적으로는분기확률카운트값과전역분기히스토리의 '분기'횟수값을이용하여동적으로분기예측이가능하고예측실패시분기확률카운트값을갱신하여분기예측의정확도를향상할수 있는분기예측기및 그분기예측기를포함하는임베디드시스템에관한것이다.
Abstract translation: 本发明涉及使用全局分支历史信息的动态分支预测器和包括该分支历史信息的嵌入式系统，更具体地，涉及一种动态分支预测器，其可以使用分支概率计数值和分支计数值来动态预测分支 全局分支历史的数量，并且当分支预测失败时通过更新分支概率计数值来提高预测的准确性。 本发明的分支预测器包括：具有存储在其中的多个分支指令的分支概率计数值的模式表; 当当前要执行的指令是分支指令（以下称为“当前分支指令”）时，将当前分支指令的分支概率计数值（以下称为“先前分支概率计数值”）的减法器 ），从前一个分支概率中减去全局分支历史的分支信息中的取得分支的计数数; 分支确定器，其中当减法器的输出大于或等于0时，当前分支指令被确定为采用分支，并且当减法器的输出小于0时，当前分支指令被确定为非暂停分支 ; 以及当分支确定器的确定结果失败时，将当前模式表的先前分支概率计数值更新为当前分支概率计数值的训练装置。
-
公开(公告)号：KR101541737B1
公开(公告)日：2015-08-05
申请号：KR1020140042158
申请日：2014-04-09
Applicant: 전남대학교산학협력단
IPC: G06F12/08
Abstract: 본발명은프로세서장치의캐시교체방법, 그캐시교체방법이적용된프로세서장치및 임베디드시스템에관한것으로, 보다구체적으로는 L2 캐시의각 캐시라인의접근대비히트율로부터교체대상캐시라인을선정하고, 다음, 선정된교체대상캐시라인들에서최저사용빈도(LRU:least recently used) 기법으로캐시를교체함으로써캐시미스율(Miss Rate)은낮추고클럭당명령수행수(IPC:Instruction Per Cycle)는높일수 있는프로세서장치의캐시교체방법, 프로세서장치및 임베디드시스템에관한것이다.
Abstract translation: 本发明涉及处理器设备的高速缓存替换方法，应用高速缓存替换方法的处理器设备和嵌入式系统。 更具体地，根据本发明，基于对L2高速缓存的每个高速缓存行的访问的热速率来选择目标替换高速缓存行，然后用所选择的最近最少使用（LRU）方法替换高速缓存 目标替换高速缓存行，从而降低高速缓存未命中率并增加每个周期的指令数（IPC）。
-
公开(公告)号：KR101772921B1
公开(公告)日：2017-08-30
申请号：KR1020160158422
申请日：2016-11-25
Applicant: 전남대학교산학협력단
IPC: G06F1/32
CPC classification number: G06F1/3203 , G06F1/3225 , G06F1/3234 , Y02D10/17
Abstract: 본발명은그래픽처리장치의전력관리기법및 그기법을수행하는전력관리유닛, 그래픽처리장치에관한것으로, 보다구체적으로는메모리경합정도(degree of memory contention)에기반하여스트리밍멀티프로세서(SM,Streaming multiprocessor)의상태를슬립또는노멀상태로전환함으로써그래픽처리장치의성능은최대한유지하면서도전력효율성을향상시킬수 있는메모리경합인지를통한그래픽처리장치의전력관리기법및 그기법을수행하는전력관리유닛, 그래픽처리장치에관한것이다.
-
-
公开(公告)号：KR101480143B1
公开(公告)日：2015-01-06
申请号：KR1020130091941
申请日：2013-08-02
Applicant: 전남대학교산학협력단
CPC classification number: G06F12/0871 , G06F9/468
Abstract: 본 발명은 멀티코어 프로세서의 캐쉬 교체 방법 및 그 방법에 의해 동작하는 멀티코어 프로세서에 관한 것으로, 보다 구체적으로는 라스트 레벨의 비공유 캐쉬를 캐쉬 교체 정책에 따라 캐쉬 블록 단위로 동적으로 교체함으로써 라스트 레벨 캐쉬의 적중률을 향상시킬 수 있는 멀티코어 프로세서의 캐쉬 교체 방법 및 그 방법에 의해 동작하는 멀티코어 프로세서에 관한 것이다.
Abstract translation: 本发明涉及一种多核处理器和由此操作的多核处理器的高速缓存替换方法，更具体地说，涉及一种多核处理器和多核处理器的高速缓存替换方法， 根据高速缓存替换策略，通过高速缓存块动态地替换最后级别的非共享高速缓存，从而达到上一级缓存的最大比例。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.031 seconds)
