-
公开(公告)号：WO2014185599A1
公开(公告)日：2014-11-20
申请号：PCT/KR2013/008798
申请日：2013-10-02
Applicant: 전북대학교산학협력단 , 주식회사 시지트로닉스
CPC classification number: H03H7/01 , H01L27/0288 , H03H1/0007 , H03H2001/0064 , H03H2001/0085
Abstract: 본 발명에 따른 ESD-EMI 공통모드 반도체 필터 소자는, 필터 회로를 구현하는 반도체 필터 소자에 있어서, 기판과; 상기 기판상에 형성된 복수 개의 TVS 제너 다이오드 소자와; 상기 기판상에 상기 필터 회로의 복수 개의 TVS 제너 다이오드 소자에 대응하도록 마련된 복수 개의 PIN 다이오드와; 상기 복수 개의 TVS 제너 다이오드 소자 및 상기 복수 개의 PIN 다이오드를 금속 배선으로 연결하여 형성된 인덕터 수동 소자를 포함하되, 상기 인터덕 수동소자는 그라운드 소자에 접지된 구조를 갖고, 상기 금속 배선에 연결되는 복수의 입출력 단자 패드를 형성하여 상기 TVS 제너 다이오드 소자, 상기 PIN 다이오드 및 상기 인덕터 수동 소자로 구성된 다단 필터 중 선택적으로 필터에 구동 신호를 인가하는 점에 그 특징이 있다.
Abstract translation: 根据本发明的ESD-EMI共模半导体滤波器元件能够实现滤波器电路，并且包括：基板; 形成在所述基板的顶部上的多个TVS齐纳二极管元件; 多个PIN二极管，设置在所述衬底的顶部上并对应于所述滤波器电路中的所述多个齐纳二极管元件; 以及电感无源元件，其通过与金属布线连接多个TVS齐纳二极管元件和多个PIN二极管形成，其中所述电感器无源元件具有接地到接地元件的结构，并且选择性地将驱动信号施加到 通过形成连接到金属布线的多个输入/输出端子焊盘，从包括TVS齐纳二极管元件，PIN二极管和电感无源元件的多级滤波器中滤波。
-
公开(公告)号：KR1020070021688A
公开(公告)日：2007-02-23
申请号：KR1020050076237
申请日：2005-08-19
Applicant: 전북대학교산학협력단
IPC: H01L21/336
Abstract: 본 발명은 과잉운반자의 드레인 효율을 높인 이종접합 반도체 소자의 제조 방법에 관한 것으로 측면확산이 높은 확산층(LDD)을 사용하는 구조 및 이종접합 구조의 양자채널인 ECC(Excess Carrier Channel)층을 이용하는 구조를 적용하는 소자의 제조방법을 제공한다.
본 발명의 제조방법에 따라 제조된 반도체 소자는 통상의 Si MOS에 비해 전력 소모와 지연 시간의 곱인 값을 감소시킬 수 있고, 이종 접합의 전류 제한 기능으로 인하여 CMOS의 선형특성을 개선시킬 수 있다. Si 반도체의 Sub-70nm 극미세 소자화를 이루는 동시에 1V 이하의 저 전압구동, 정확한 임계 전압의 조절, 저 소비전력과 같은 장점을 제공한다. 따라서, 수 십 기가비트의 ULSI와 수 십 기가 Hz의 동작 특성으로 라디오파 집적 회로, 밀리미터파 집적 회로뿐만 아니고 기억 소자와 마이크로 프로세서, 광전집적회로, 시스템 온 칩(System-on-Chip) 등을 구현하는데 활용될 수 있다.
측면확산드레인, 과잉운반자채널, 확산저지층, LD-MOSAbstract translation: 用量子通道，ECC结构的（过量的载体信道）层，并使用高扩散（LDD）的横向扩散的异质结结构，其涉及一种方法，用于制备异质结半导体器件的与过量载流子的改进的漏极效率，本发明的结构 本发明提供了一种制造本发明所应用的装置的方法。
-
公开(公告)号：KR101495736B1
公开(公告)日：2015-02-25
申请号：KR1020130055007
申请日：2013-05-15
Applicant: 전북대학교산학협력단 , 주식회사 시지트로닉스
CPC classification number: H03H7/01 , H01L27/0288 , H03H1/0007 , H03H2001/0064 , H03H2001/0085
Abstract: 본 발명에 따른 ESD-EMI 공통모드 반도체 필터 소자는, 필터 회로를 구현하는 반도체 필터 소자에 있어서, 기판과; 상기 기판상에 형성된 복수 개의 TVS 제너 다이오드 소자와; 상기 기판상에 상기 필터 회로의 복수 개의 TVS 제너 다이오드 소자에 대응하도록 마련된 복수 개의 PIN 다이오드와; 상기 복수 개의 TVS 제너 다이오드 소자 및 상기 복수 개의 PIN 다이오드를 금속 배선으로 연결하여 형성된 인덕터 수동 소자를 포함하되, 상기 인터덕 수동소자는 그라운드 소자에 접지된 구조를 갖고, 상기 금속 배선에 연결되는 복수의 입출력 단자 패드를 형성하여 상기 TVS 제너 다이오드 소자, 상기 PIN 다이오드 및 상기 인덕터 수동 소자로 구성된 다단 필터 중 선택적으로 필터에 구동 신호를 인가하는 점에 그 특징이 있다.
본 발명에 따르면, 반도체 필터는 최소의 크기로 집적화하여 제작되며, EMI 필터링 및 ESD에 의한 칩 손상을 방지할 수 있다.-
Patent Agency Ranking
公开(公告)号：KR101381056B1
公开(公告)日：2014-04-14
申请号：KR1020120137385
申请日：2012-11-29
Applicant: 전북대학교산학협력단 , 주식회사 시지트로닉스
IPC: H01L21/20
Abstract: A semiconductor substrate where a III-nitride-based epi layer is grown according to the present invention includes a substrate; a transfer layer which is formed on the substrate and molten at a preset temperature; a buffer layer which is formed on the transfer layer; and a III-nitride-based epi layer which is made of a III-nitride-based material and formed on the buffer layer. According to the present invention, provided can be a semiconductor substrate where a III-nitride-based epi layer which can solve a stress due to the lattice mismatch and the mismatch of coefficient of thermal expansion of the III-nitride-based epi layer and the semiconductor substrate by forming the transfer layer between the III-nitride-based epi layer and a semiconductor substrate and using melting properties, and a method thereof.
Abstract translation: 根据本发明生长III族氮化物的外延层的半导体衬底包括衬底; 形成在基板上并在预定温度下熔融的转印层; 形成在转印层上的缓冲层; 以及由III族氮化物系材料制成并形成在缓冲层上的III族氮化物系外延层。 根据本发明，可以提供一种半导体基板，其中可以解决由于晶格失配引起的应力和III族氮化物基外延层的热膨胀系数的失配的III族氮化物系外延层 半导体衬底，其通过在III族氮化物基外延层和半导体衬底之间形成转移层并使用熔融特性及其方法。
-
公开(公告)号：KR1020130091871A
公开(公告)日：2013-08-20
申请号：KR1020120013162
申请日：2012-02-09
Applicant: 전북대학교산학협력단 , 주식회사 시지트로닉스
IPC: H01L21/20
Abstract: PURPOSE: A method for growing a III-nitride-based epi layer on a Si substrate and a semiconductor substrate thereof are provided to obtain the thermal stability of high power by using an excellent heat conduction property. CONSTITUTION: A silicon germanium epi layer (102) is grown on a silicon substrate (101). The silicon germanium epi layer is formed by injecting a high concentration impurity. A III-nitride-based epi layer (103) is grown on the silicon germanium epi layer. The silicon germanium epi layer is a Si/SiGe/Si structure. The silicon germanium epi layer includes a cap-silicon epi layer and a seed-silicon epi layer.
Abstract translation: 目的：提供一种在Si衬底及其半导体衬底上生长III族氮化物的外延层的方法，以通过使用优异的导热性获得高功率的热稳定性。 构成：在硅衬底（101）上生长硅锗外延层（102）。 通过注入高浓度杂质形成硅锗外延层。 在硅锗外延层上生长III族氮化物基外延层（103）。 硅锗外延层是Si / SiGe / Si结构。 硅锗外延层包括盖硅外延层和种子硅外延层。
-
公开(公告)号：KR1020140134938A
公开(公告)日：2014-11-25
申请号：KR1020130055007
申请日：2013-05-15
Applicant: 전북대학교산학협력단 , 주식회사 시지트로닉스
CPC classification number: H03H7/01 , H01L27/0288 , H03H1/0007 , H03H2001/0064 , H03H2001/0085
Abstract: 본 발명에 따른 ESD-EMI 공통모드 반도체 필터 소자는, 필터 회로를 구현하는 반도체 필터 소자에 있어서, 기판과; 상기 기판상에 형성된 복수 개의 TVS 제너 다이오드 소자와; 상기 기판상에 상기 필터 회로의 복수 개의 TVS 제너 다이오드 소자에 대응하도록 마련된 복수 개의 PIN 다이오드와; 상기 복수 개의 TVS 제너 다이오드 소자 및 상기 복수 개의 PIN 다이오드를 금속 배선으로 연결하여 형성된 인덕터 수동 소자를 포함하되, 상기 인터덕 수동소자는 그라운드 소자에 접지된 구조를 갖고, 상기 금속 배선에 연결되는 복수의 입출력 단자 패드를 형성하여 상기 TVS 제너 다이오드 소자, 상기 PIN 다이오드 및 상기 인덕터 수동 소자로 구성된 다단 필터 중 선택적으로 필터에 구동 신호를 인가하는 점에 그 특징이 있다.
본 발명에 따르면, 반도체 필터는 최소의 크기로 집적화하여 제작되며, EMI 필터링 및 ESD에 의한 칩 손상을 방지할 수 있다.Abstract translation: 根据本发明，提供用于实现滤波器电路的ESD-EMI共模半导体滤波器装置包括：基板; 在基板上形成多个TVS齐纳二极管器件; 布置在衬底上以对应于滤波器电路的TVS齐纳二极管器件的多个PIN二极管; 以及通过金属线连接TVS齐纳二极管器件和PIN二极管而形成的电感器无源器件。 该电感器无源器件具有用接地器件接地的结构，并且形成连接到金属线路的多个输入/输出端子焊盘，以选择性地将驱动信号提供给包括TVS齐纳二极管器件，PIN二极管和 电感无源器件。 根据本发明，制造半导体滤波器以最小尺寸集成，并且可以防止由EMI滤波和ESD引起的芯片损坏。
-
公开(公告)号：KR101373403B1
公开(公告)日：2014-03-13
申请号：KR1020120013162
申请日：2012-02-09
Applicant: 전북대학교산학협력단 , 주식회사 시지트로닉스
IPC: H01L21/20
Abstract: 본 발명의 실리콘 기판상에 질화계 에피층이 성장된 반도체 기판은, 상기 실리콘 기판상에 고농도 불순물을 주입한 실리콘저메니움계 물질로 형성된 실리콘저메니움(SiGe) 에피층과; 상기 실리콘저메니움(SiGe) 에피층상에 3족 질화계 물질로 형성된 질화계 에피층을 포함하는 점에 그 특징이 있다.
본 발명에 따르면, 3족 질화계 에피층을 실리콘 기판에 고농도로 도핑된 실리콘저메니움계 인터레이터층을 통해 직접함으로써 우수한 열전도 특성을 제공하여 고전력에서 열적 안정성을 제공하고, 대면적으로 생산성을 높이며, 실리콘 기반의 고성능 소자와 집적화하여 새로운 소자를 제조할 수 있도록 제공할 수 있다.-
公开(公告)号：KR100709069B1
公开(公告)日：2007-04-18
申请号：KR1020050076237
申请日：2005-08-19
Applicant: 전북대학교산학협력단
IPC: H01L21/336
Abstract: 본 발명은 과잉운반자의 드레인 효율을 높인 이종접합 반도체 소자의 제조 방법에 관한 것으로 측면확산(LD)층을 사용하는 구조 및 이종접합 구조의 양자채널인 ECC(Excess Carrier Channel)층을 이용하는 구조를 적용하는 소자의 제조방법을 제공한다.
본 발명의 제조방법에 따라 제조된 반도체 소자는 통상의 Si MOS에 비해 전력 소모와 지연 시간의 곱인 값을 감소시킬 수 있고, 이종 접합의 전류 제한 기능으로 인하여 CMOS의 선형특성을 개선시킬 수 있다. Si 반도체의 Sub-70nm 극미세 소자화를 이루는 동시에 1V 이하의 저 전압구동, 정확한 임계 전압의 조절, 저 소비전력과 같은 장점을 제공한다. 따라서, 수 십 기가비트의 ULSI와 수 십 기가 Hz의 동작 특성으로 라디오파 집적 회로, 밀리미터파 집적 회로뿐만 아니고 기억 소자와 마이크로 프로세서, 광전집적회로, 시스템 온 칩(System-on-Chip) 등을 구현하는데 활용될 수 있다.
측면확산드레인, 과잉운반자채널, 확산저지층, LD-MOS
-
-
-
-
-
-
-
Search Results
8
records
(took 0.022 seconds)
