-
公开(公告)号：WO2021172703A1
公开(公告)日：2021-09-02
申请号：PCT/KR2020/015997
申请日：2020-11-13
Applicant: 전북대학교산학협력단
IPC: H01Q21/06 , H03K17/955
Abstract: 본 발명은 위상 배열 안테나 모듈에 관한 것이다. 위상 배열 안테나 모듈에 있어서, 제1 안테나 전극부, 상기 제1 안테나 전극부와 이격되는 제2 안테나 전극부, 상기 제2 안테나 전극부와 전기적으로 연결되는 센싱 전극부와, 상기 제2 안테나 전극부를 사이에 두고 상기 제1 안테나 전극부와 이격되는 접지 전극부를 포함하는 복수의 안테나 유닛; 상기 센싱 전극부가 접속되어 상기 제1 안테나 전극부 및 상기 제2 안테나 전극부 사이의 커패시턴스 변화, 상기 제1 안테나 전극부와 상기 접지 전극부 사이의 커패시턴스 변화 및 상기 제2 안테나 전극부와 상기 접지 전극부 사이의 커패시턴스 변화 중 적어도 하나를 감지하여 커패시턴스 센싱 신호를 출력하는 커패시턴스 센싱부; 및 상기 커패시턴스 센싱부 및 상기 안테나 유닛의 상기 제2 안테나 전극부와 전기적으로 연결되며, 상기 커패시턴스 센싱부에서 생성된 상기 커패시턴스 센싱 신호에 기초하여 상기 안테나 유닛들을 제어하는 모듈 제어부;를 포함하는 것을 특징으로 한다.
-
公开(公告)号：WO2021033855A1
公开(公告)日：2021-02-25
申请号：PCT/KR2020/001247
申请日：2020-01-28
Applicant: 전북대학교산학협력단
IPC: G06N3/063
Abstract: 본 발명은 뉴런회로로부터 시냅스회로로 정보 전달 시 전류 신호를 사용하며, 가중치부호비트에 따라 출력전류를 증가 또는 감소시키되, 가감되는 전류의 크기가 가중치크기비트에 의해 결정되는 아날로그 뉴런-시냅스 회로에 관한 것이다. 본 발명은 뉴런 회로에서 시냅스 회로로 전달되는 신호를 전류로 전송함으로서, 신호 손실을 최소화하며, 소자 간 부정합에 강인한 회로를 구성할 수 있는 효과가 있다.
-
公开(公告)号：WO2020235771A1
公开(公告)日：2020-11-26
申请号：PCT/KR2020/001245
申请日：2020-01-28
Applicant: 전북대학교산학협력단
IPC: H03D7/14
Abstract: 본 발명은 스위치 소자들로 이루어지는 단일의 주파수 혼합부가 기본적으로 서브-하모닉믹서로 동작하다가 일부 스위치 소자에 DC전압을 인가하거나 스위치 소자에 입력되는 국부발진신호의 위상을 변경함으로써 이중-평형 믹서로 동작하는 주파수 혼합부에 관한 것이다. 본 발명은 고정된 LO 주파수를 사용하며, 동일한 하드웨어 기반으로 2*LO 주파수 변환하는 서브-하모닉 믹서 및 LO 주파수 변환하는 이중-평형 믹서의 동작을 선택적으로 수행하는 주파수 혼합기를 도입함으로써, PLL(Phase-Locked Loop)의 정착시간을 생략하여 빠른 스펙트럼 분석 시간을 가지며, 주파수 채널 경로를 줄여 수신기의 복잡도를 감소시킬 수 있는 효과가 있다. 또한, 본 발명은 1단의 병렬 형태로 구성되는 서브-하모닉 주파수 혼합기를 통해 선택적으로 서브-하모닉 믹서와 이중-평형 믹서를 지원하는 2단으로 구성된 주파수 혼합기에서 LO 주파수의 홀수 고조파에 의해 발생하는 RF feedthrough 문제를 해결할 수 있다.
-
-
公开(公告)号：KR101804270B1
公开(公告)日：2017-12-04
申请号：KR1020150040072
申请日：2015-03-23
Applicant: 전북대학교산학협력단
Inventor： 임동구
IPC: H03K17/687 , H03K17/693 , H04B1/44
Abstract: 본발명은고 저항의기판에적층형성되는트랜지스터를이용하여안테나스위치를구현함으로써, 안테나스위치를구성하는복수의트랜지스터들중 입력신호대비초단에배치되는트랜지스터에과전압이인가되어손상되지않도록하며, 각트랜지스터사이에격벽을구성하여격리하며, 기존 GaAs 공정내지 SOI CMOS 공정대비낮은생산단가를구현하는고 저항반도체기판기반의 CMOS 적층트랜지스터안테나스위치를제안한다. 이를위해본 발명은고 저항반도체기판상에전도성기판이형성되고, 전도성기판에안테나스위치를구성하는단위트랜지스터를형성하며, 전도성기판과고 저항기판사이는 N-well로격리할수 있다.
Abstract translation: 本发明是为了防止，通过使用分层的形成晶体管实现天线开关在电阻器的衬底上，所述过电压到被布置在所述多个相对于第一阶段构成天线开关信号的晶体管的输入端的晶体管被损坏，并且每个 我们提出了一种基于高电阻率半导体衬底的CMOS叠层晶体管天线开关，该晶体管隔离和隔离晶体管之间的隔肋，并且与传统的GaAs工艺和SOI CMOS工艺相比降低了生产成本。 为此，本发明具有高的电阻，并且形成在半导体基板上的导电性基板，形成构成天线开关中的导电性基板，其导电性基体和一个电阻器和所述判断可以被分离为N阱的单元晶体管。
-
Patent Agency Ranking
公开(公告)号：KR1020160113851A
公开(公告)日：2016-10-04
申请号：KR1020150040072
申请日：2015-03-23
Applicant: 전북대학교산학협력단
Inventor： 임동구
IPC: H03K17/687 , H03K17/693 , H04B1/44
Abstract: 본발명은고 저항의기판에적층형성되는트랜지스터를이용하여안테나스위치를구현함으로써, 안테나스위치를구성하는복수의트랜지스터들중 입력신호대비초단에배치되는트랜지스터에과전압이인가되어손상되지않도록하며, 각트랜지스터사이에격벽을구성하여격리하며, 기존 GaAs 공정내지 SOI CMOS 공정대비낮은생산단가를구현하는고 저항반도체기판기반의 CMOS 적층트랜지스터안테나스위치를제안한다. 이를위해본 발명은고 저항반도체기판상에전도성기판이형성되고, 전도성기판에안테나스위치를구성하는단위트랜지스터를형성하며, 전도성기판과고 저항기판사이는 N-well로격리할수 있다.
-
公开(公告)号：KR101632279B1
公开(公告)日：2016-06-21
申请号：KR1020140139702
申请日：2014-10-16
Applicant: 전북대학교산학협력단
Inventor： 임동구
IPC: H03F3/21
Abstract: 본발명은상기 BTTS 트랜지스터를 2개이상직렬로적층하여전력증폭기를구현하는것을그 목적으로한다. 또한본 발명은 2 개의트랜지스터를직렬로적층한캐스코드 (Cascode) 전력증폭기에있어입력트랜지스터의게이트에인가되는신호의반대위상을가지는신호를캐스코드단 트랜지스터의게이트에인가함으로써, 각트랜지스터에균등한전압분배가이루어지는전력증폭기에관한것이다.
-
-
公开(公告)号：KR101894664B1
公开(公告)日：2018-10-04
申请号：KR1020170055300
申请日：2017-04-28
Applicant: 전북대학교산학협력단
CPC classification number: H03F3/45744 , H03F1/223 , H03F2203/45614
Abstract: 본발명은입력신호가입력되는한 쌍의입력트랜지스터의소스-바디전압을제어함에따른문턱전압을보정하여오프셋전압을상쇄할수 있는 CMOS차동증폭기에관한것이다. 본발명은입력신호가입력되는차동한 쌍의입력트랜지스터의바디-소스간의전압을전류원을통해제어하여각 입력트랜지스터의문턱전압을보정함으로써, 차동증폭기의오프셋전압을상쇄시킬수 있는효과가있다.
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.017 seconds)
