-
公开(公告)号：WO2020204353A1
公开(公告)日：2020-10-08
申请号：PCT/KR2020/002461
申请日：2020-02-20
Applicant: 전자부품연구원
IPC: B29C64/386 , G06T17/20 , B29C64/40 , B33Y50/00
Abstract: 3D 프린팅을 위한 3D 모델의 서포트 구조를 생성하는 방법이 제공된다. 본 발명의 실시예에 따른 서포트 생성 방법은 3D 모델을 이루는 surface를 복수의 surface patch로 분할하는 단계; 분할된 각각의 surface patch를 기하학 특성별로 분류하는 단계; 및 각각의 surface patch에 분류된 특성에 대응되는 서포트를 생성하는 단계;를 포함한다. 이에 의해, 금속 적층 제조 시, 서포트 생성 공정의 시간을 절감하면서, 출력 안정성을 향상시킬 수 있다. 또한, surface의 기하학 특성의 분류 결과에 따라 서로 다른 색상으로 표현되도록 하고, 서포트 역시 종류별로 서로 다른 색상으로 표현되도록 하여, 사용자가 surface의 형상 및 해당 surface에 설치될 서포트의 종류를 인지할 수 있는 가이드 라인 역할을 수행할 수 있다. 그리고 서포트가 생성되어야 하는 영역의 두께를 고려하여 서포트 팁의 크기를 결정함으로써, 서포트가 출력 파트를 뚫고 올라오지 않아 출력품질을 저하시키는 문제를 방지할 수 있다.
-
公开(公告)号：WO2020046003A1
公开(公告)日：2020-03-05
申请号：PCT/KR2019/011038
申请日：2019-08-29
Applicant: 전자부품연구원
IPC: B29C64/386 , B33Y50/00 , G06T7/10
Abstract: 3D 프린팅을 위한 2D 슬라이싱 폴리라인 기반 서포트 구조 생성 방법이 제공된다. 본 발명의 실시예에 따른 서포트 구조 생성 방법은, 3D 모델을 다수의 2D 레이어들로 슬라이싱 하고, 2D 레이어들을 비교하여 2D 레이어들 각각에 대해 서포트 위치들을 계산하며, 계산된 위치들에 서포트들을 생성한다. 이에 의해, 정확하고 의미있는 위치에 서포트를 생성할 수 있고, 안정적인 출력이 가능해지며, 생성된 서포트에 대해 추가적인 슬라이싱 작업을 하지 않아도 되어 속도 향상을 기대할 수 있다.
-
公开(公告)号：WO2019066462A1
公开(公告)日：2019-04-04
申请号：PCT/KR2018/011375
申请日：2018-09-27
Applicant: 전자부품연구원
Abstract: 3D 프린팅 플랫폼이 제공된다. 본 발명의 실시예에 따른 3D 프린팅 플랫폼 서비스 방법은, 디자이너를 등록하고, 디자이너의 디자인을 등록하며, 디자인을 3D 프린팅하는 3D 프린팅 전문가를 등록하고, 디자이너, 디자인 및 3D 프린팅 전문가에 대한 정보를 연결된 단말에 제공한다. 본 발명의 실시예에 따른 3D 프린팅 플랫폼을 통해, 디자이너, 3D 프린팅 전문가, 소비자(시장), 생산자/판매자/투자자(자본) 등이 어우러져 3D 프린팅 산업을 활성화시킬 수 있게 된다.
-
Patent Agency Ranking
-
公开(公告)号：KR1020040080520A
公开(公告)日：2004-09-20
申请号：KR1020030015336
申请日：2003-03-12
Applicant: 전자부품연구원 , (주)자람테크놀로지
IPC: G06F9/38
Abstract: PURPOSE: A DSP(Digital Signal Processor) for processing an instruction in parallel and a processing method thereof are provided to offer a DSP architecture applicable to a high performance signal processing system by receiving a super-scalar architecture and a VLIW(Very Long Instruction Word) architecture. CONSTITUTION: A number of the next instructions executable at the same time is calculated. One maximum value is selected from the calculated numbers. The instructions matched with the selected value are made to a group. If all instructions are grouped, the instructions in each group are rearranged by an operation block executing the instruction and a tag value is assigned to each instruction.
Abstract translation: 目的：提供一种用于并行处理指令的DSP（数字信号处理器）及其处理方法，以通过接收超标量架构和VLIW（超长指令字）来提供适用于高性能信号处理系统的DSP架构 ）架构。 构成：计算可同时执行的下一个指令的数量。 从计算出的数字中选出一个最大值。 将与选定值匹配的指令作为组。 如果所有指令都分组，则每个组中的指令由执行指令的操作块重新排列，并且将标签值分配给每个指令。
-
公开(公告)号：KR100516214B1
公开(公告)日：2005-09-23
申请号：KR1020030015336
申请日：2003-03-12
Applicant: 전자부품연구원 , (주)자람테크놀로지
IPC: G06F9/38
Abstract: 본 발명은 명령어 병렬처리를 위한 디지털 신호처리기 및 그 처리방법에 관한 것으로, 특히 슈퍼스칼라(Superscalar) 구조와 VLIW(Very Long Instruction Word) 구조의 장점을 수용한 고성능 신호처리 시스템에 적용 가능한 디지털 신호처리기(Digital Signal Processor, 이하 DSP)에 관한 것이다.
본 발명의 명령어 병렬처리를 위한 디지털 신호처리기 및 그 처리방법은 동시에 수행 가능한 다음 명령어들의 수(M)를 계산하는 제1단계, 제1단계에서 계산한 M중에서 최대값 하나를 선택하는 제2단계, 제2단계에서 선택한 값에 대응하는 명령어들을 그룹으로 만드는 제3단계, 모든 명령어들이 그룹으로 만들어졌다면 제5단계를 수행하고, 그렇지 않으면 제1단계를 수행하는 제4단계, 각각의 그룹에 있는 명령어 들을 해당 명령어를 수행할 연산 블록에 따라 재배치하고, 태그(Tag)값을 할당하는 제5단계로 하는 처리로 알고리즘이 수행됨에 기술적 특징이 있다.
따라서, 본 발명의 명령어 병렬처리를 위한 디지털 신호처리기 및 그 처리방법은 슈퍼스칼라 구조와 VLIW 구조의 장점을 수용한 고성능 신호처리 시스템에 적용이 가능한 DSP 구조를 제공하는데, 간단한 플래그(Flag)를 이용하여 무연산(No OPeration) 명령을 DSP가 생성하도록 함으로써 프로그램 사이즈를 줄이고, 병렬로 처리할 수 있는 명령어들을 소프트웨어(컴파일러, 어셈블러)가 구성하도록 함으로써 DSP 구조를 간단하게 할 수 있는 장점이 있다. -
-
-
-
-
-
Search Results
8
records
(took 0.016 seconds)
