-
公开(公告)号:KR102123545B1
公开(公告)日:2020-06-16
申请号:KR1020180046965
申请日:2018-04-23
Applicant: 에스케이하이닉스 주식회사 , 충남대학교산학협력단
IPC: H01L27/11556 , H01L27/11536 , H01L27/11539 , H01L27/11582 , H01L27/1157 , H01L27/11573
-
公开(公告)号:KR102205397B1
公开(公告)日:2021-01-19
申请号:KR1020190015115
申请日:2019-02-08
Applicant: 충남대학교산학협력단
IPC: H01L21/66 , H01L23/544 , H01L27/11563
Abstract: 본발명은전하이동을검출할수 있는테스트패턴을구비하는반도체장치및 테스트패턴을이용한반도체장치의전하이동을검출하는방법을개시한다. 반도체장치는기판의메모리영역에배열된메모리셀들; 및상기메모리영역과는별도의영역에상기메모리셀들과는분리되어기판상에형성되는테스트셀을구비한다. 상기테스트셀은면적대비둘레의비가일정이상의크기를갖는테스트패턴을포함한다.
-
-