-
公开(公告)号:KR102205405B1
公开(公告)日:2021-01-19
申请号:KR1020190087741
申请日:2019-07-19
Applicant: 충남대학교산학협력단
IPC: H01L29/792 , H01L29/66 , H01L29/423 , H01L21/02 , H01L21/28
Abstract: 본발명의플래시메모리소자는반도체기판의채널영역상에형성된터널링절연막; 상기터널링절연막상에형성된, 다층구조를갖는전하저장층; 상기전하저장층상에형성된콘트롤게이트를구비한다. 상기전하저장층은전하트랩핑구조를갖는제1막; 및상기제1막보다높은유전율과낮은에너지레벨을갖는제2막을구비하고, 상기제1막과제2막의유전율을변화시켜상기전하저장층의전기장을제어하거나전도대에너지준위를조정할수 있다.