公开(公告)号：KR100181254B1

公开(公告)日：1999-03-20

申请号：KR1019960015768

申请日：1996-05-13

Applicant: 한국과학기술연구원

Inventor： 민석기 ,  김은규 ,  황성우

IPC: H01L29/72

Abstract: 본 발명은 게이트의 미세구조 패시베이션에 의한 전계효과트랜지스터의 성능 개선방법에 관한 것으로, 게이트금속의 아래에 미세패턴을 가진 유전체 패시베이션층을 삽입함으로써 MOSFET 및 MODFET와 같은 전계효과트랜지스터의 성능을 개선할 수 있도록 한 것인데, 이는 게이트와 채널사이에 정전용량 커플링이 있는 모든 전계효과트랜지스터 소자에 적용될 수 있으며 게이트 패시베이션을 위해 안티돝 미세패턴을 사용하여 문턱전압 및 트랜스컨덕턴스의 값을 독립적으로 조절할 수 있음을 제시하였다.
또한, 본 발명은 FET 증폭기 설계시, 사용하기 편한 게이트 바이어스전압 영역내에서 트랜스컨덕턴스가 최대치를 중심으로 한 좁은 영역으로 사용이 한정되는 어려움을 극복할 수 있는 방법을 제공하도록 한 것이다.

公开(公告)号：KR1019970077723A

公开(公告)日：1997-12-12

申请号：KR1019960015768

申请日：1996-05-13

Applicant: 한국과학기술연구원

Inventor： 민석기 ,  김은규 ,  황성우

IPC: H01L29/72

Abstract: 본 발명은 게이트의 미세구조 패시베이션에 의한 전계효과트랜지스터의 성능 개선방법에 관한 것으로, 게이트금속의 아래에 미세패턴을 가진 유전체 패시베이션층을 삽입함으로써 MOSFET 및 MODFET와 같은 전계효과트랜지스터의 성능을 개선할 수 있도록 한 것인데, 이는 게이트와 채널 사이에 정전용량 커플링이 있는 모든 전계효과트랜지스터 소자에 적용될 수 있으며 게이트 패시베이션을 위해 안티돝 미세패턴을 사용하여 문턱전압 및 트랜스컨덕턴스의 값을 독립적으로 조절할 수 있음을 제시하였다.
또한, 본 발명은 FET 증폭기 설계시, 사용하기 편한 게이트 바이어스전압 영역내에서 트랜스컨덕턴스가 최대치를 중심으로 한 좁은 영역으로 사용이 한정되는 어려움을 극복할 수 있는 방법을 제공하도록 한 것이다.

公开(公告)号：KR100277209B1

公开(公告)日：2000-12-15

申请号：KR1019990000671

申请日：1999-01-13

Applicant: 한국과학기술연구원

Inventor： 김은규 ,  김용 ,  황성우

IPC: H01L21/335

Abstract: 본 발명은 양자점 트랜지스터 제조방법에 관한 것으로, 종래 양자점 트랜지스터 제조방법은 양자점의 형성을 위해 식각공정을 사용하여 기판에 손상을 줌으로써, 양자점 트랜지스터의 특성이 저하되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 양자점을 MOCVD(metalorganic chemical vapour deposition)법, MEB(molecular beam epitaxy)법 또는 LPCVD(low pressure chemical vapour deposition)법을 사용하여 자발적으로 형성시킴으로써, 기판이 손상되는 것을 방지하여 양자점 트랜지스터의 특성이 저하되는 것을 방지하는 효과가 있다.

公开(公告)号：KR1020000050647A

公开(公告)日：2000-08-05

申请号：KR1019990000671

申请日：1999-01-13

Applicant: 한국과학기술연구원

Inventor： 김은규 ,  김용 ,  황성우

IPC: H01L21/335

Abstract: PURPOSE: A method for manufacturing a quantum point transistor is provided to prevent a substrate from being damaged so that the characteristic of the quantum point transistor is not deteriorated, by eliminating the need to use an etching process. CONSTITUTION: A method for manufacturing a quantum point transistor comprises the steps of: forming a quantum point to voluntarily form a plurality of quantum points on a substrate; evaporating a metal layer on the substrate having the quantum point, and patterning the metal layer by an electronic beam lithography method to form source/drain and a gate electrode, in which the source and drain are isolated a predetermined distance from a selected one of a plurality of quantum points, and are positioned at a symmetrical position with the selected quantum point as a center, while the gate electrode is isolated a predetermined distance from the quantum point.

Abstract translation: 目的：提供一种用于制造量子点晶体管的方法，以防止基板被损坏，从而通过消除对蚀刻工艺的需要，量子点晶体管的特性不劣化。 构成：用于制造量子点晶体管的方法包括以下步骤：形成量子点以在衬底上主动形成多个量子点; 在具有量子点的基板上蒸发金属层，并通过电子束光刻法构图金属层以形成源极/漏极和栅电极，其中源极和漏极隔离预定距离与所选择的一个 多个量子点，并且位于与所选择的量子点为中心的对称位置处，同时栅电极与量子点隔开预定距离。