公开(公告)号：KR1020080032899A

公开(公告)日：2008-04-16

申请号：KR1020060099008

申请日：2006-10-11

Applicant: 한국과학기술원

Inventor： 박인철 ,  강세현

IPC: H03M1/66

CPC classification number: H03M1/1023 ,  H03M1/0624 ,  H03M1/0634 ,  H03M1/66 ,  H03M2201/615 ,  H03M2201/6309

Abstract: A method and an apparatus for compensating a DC(Direct Current) offset and synchronization using a preamble signal are provided to detect a starting point of time of a preamble only by simple digital comparison computation. An offset detection circuit(30) includes a shift register(31), an accumulation unit(33), and a computation unit(34). The shift register sequentially receives digital conversion values acquired by digital-converting input signals in an over sampling ration of N time and stores the digital conversion values. The accumulation unit accumulates the latest N digital conversion values among the digital conversion values whenever the digital conversion values are inputted, and updates and stores the accumulation values. The computation unit determines whether or not a logic level of the input signal is shifted based on the accumulation values. The computation unit outputs an average value acquired by dividing the accumulation values by N in a DC offset level if the logic level is the input signal is shifted.

Abstract translation: 提供用于补偿使用前置码信号的DC（直流）偏移和同步的方法和装置，以通过简单的数字比较计算来检测前导码的起始时间点。 偏移检测电路（30）包括移位寄存器（31），累加单元（33）和计算单元（34）。 移位寄存器顺序地接收以N次的过采样比数字转换输入信号而获得的数字转换值，并存储数字转换值。 每当输入数字转换值时，积累单元累积数字转换值中的最新N个数字转换值，并且更新并存储累加值。 计算单元基于累积值确定输入信号的逻辑电平是否移位。 如果逻辑电平是输入信号偏移，则计算单元将通过将累积值除以N的DC平均值输出。

公开(公告)号：KR100836532B1

公开(公告)日：2008-06-10

申请号：KR1020060099008

申请日：2006-10-11

Applicant: 한국과학기술원

Inventor： 박인철 ,  강세현

IPC: H03M1/66

Abstract: 오프셋 검출 회로는 쉬프트 레지스터, 누산부 및 연산부를 포함한다. 쉬프트 레지스터는 입력 신호를 N 배 오버 샘플링 비율로 디지털 변환한 디지털 변환값을 순차적으로 입력받고 저장한다. 누산부는 디지털 변환값이 입력될 때마다 상기 디지털 변환값들 중 가장 최근의 N 개의 디지털 변환값들을 누산한 누산값을 갱신 및 저장한다. 연산부는 누산값을 기초로 상기 입력 신호의 논리 레벨이 천이되는지 판단하고, 상기 입력 신호의 논리 레벨이 천이하면 상기 누산값을 N으로 나눈 평균치를 직류 오프셋 레벨로 출력한다.