公开(公告)号：KR101008955B1

公开(公告)日：2011-01-17

申请号：KR1020090061497

申请日：2009-07-07

Applicant: 한국과학기술원

Inventor： 양경훈 ,  양정길 ,  김문호

IPC: H01P1/18 ,  H01L29/868

Abstract: 본 발명은 PIN 다이오드를 이용한 초고주파 대역 고성능 위상 변위기 회로에 관한 것으로서, 입력포트(201) 및 출력포트(215)와 접속되어 직류 전압 및 전류를 분리하는 금속-절연체-금속 커패시터(202, 214)와, 금속-절연체-금속 커패시터(202, 214)와 접속되어 PIN 다이오드(208, 209, 210, 211)의 상태 제어를 위해 그라운드와 접지된 바이어스(204, 212)와 접속되어 직류 전압을 회로로 인가시키고, 교류 신호를 차단하여 신호의 누출을 방지하는 제1 인덕터(203, 231)와, 바이어스(204, 212)의 전압에 따라 교번되어 신호의 흐름을 조절하는 PIN 다이오드(208, 209, 210, 211)와, π 형태의 고주파 통과필터(high-pass filter)의 기능을 수행하여 PIN 다이오드(208, 210)로부터 인가받은 신호의 위상을 90˚ 앞서도록 하는(phase leading) 제2 인덕터(205, 206) 및 제1 커패시터(207)와, π 형태의 저주파 통과필터(low-pass filter)의 기능을 수행하여 PIN 다이오드(209, 211)로부터 인가받은 신호의 위상을 90˚ 뒤서도록 하는(phase lagging) 제3 인덕터(216, 217) 및 제2 커패시터(218, 219), 및 제3 인덕터(216, 217)와 제2 커패시터(218, 219)로부터 인가되는 교류 신호의 누출을 차단하는 제4 인덕터(220)를 포함한다.
핀 다이오드, 위상 변위기

公开(公告)号：KR1020110005381A

公开(公告)日：2011-01-18

申请号：KR1020090062888

申请日：2009-07-10

Applicant: 한국과학기술원

Inventor： 양경훈 ,  김문호 ,  양정길

IPC: H01L27/06

Abstract: PURPOSE: A multi-layered process method for manufacturing the high frequency single integrated circuit is provided to manufacture the high frequency single integrated circuit with small area by forming the active and passive devices and connecting with the minimum length of connection line. CONSTITUTION: A p-type ohmic metal layer(301) and a n-type ohmic metal layer are deposited on a semiconductor substrate(303). A first dielectric layer(307) is spread on the top of the p-type ohmic metal layer or the n-type ohmic metal layer. A first metal(308) is deposited on the top of the p-type ohmic metal layer or the n-type ohmic metal layer and first poles(302, 306).

Abstract translation: 目的：制造高频单集成电路的多层工艺方法，通过形成有源和无源器件并连接最小长度的连接线来制造小面积的高频单集成电路。 构成：在半导体衬底（303）上沉积p型欧姆金属层（301）和n型欧姆金属层。 第一电介质层（307）扩散在p型欧姆金属层或n型欧姆金属层的顶部。 第一金属（308）沉积在p型欧姆金属层或n型欧姆金属层和第一极（302,306）的顶部上。

公开(公告)号：KR101042266B1

公开(公告)日：2011-06-17

申请号：KR1020090062888

申请日：2009-07-10

Applicant: 한국과학기술원

Inventor： 양경훈 ,  김문호 ,  양정길

IPC: H01L27/06

Abstract: 본 발명은 고주파 단일 집적회로 제작을 위한 다층구조 공정방법에 관한 것으로서, 반도체 기판 상부에 상호 접속되도록 제작된 p형 오믹 금속층 또는 n형 오믹 금속층를 증착하며, p형 오믹 금속층 또는 n형 오믹 금속층 상부에 증작한 제1 기둥(pole)이 외기에 노출되도록 제1 유전막을 도포하는 (a) 단계와, 제1 유전막 상부로 노출된 p형 오믹 금속층 또는 n형 오믹 금속층 및 제1 기둥(pole) 상부에 제1 금속을 증착하고, 제1 금속 및 제1 유전막 상부에 도포함과 아울러 제1 금속이 외기에 노출되도록 절연물질에 via-hole을 형성하여 제1 금속 및 절연물질 상부에 제2 금속을 증착하는 (b) 단계, 및 제2 금속 상부에 제2 기둥(pole)을 증착시킴과 아울러 제2 기둥(pole)이 외기에 노출되도록 절연물질 및 제2 금속 상부로 제2 유전막을 도포하고, 제2 기둥(pole) 상부에 마이크로스트립라인(microstrip-lin,) 및 스파이럴 인덕터를 포함하는 신호선(signal line)을 증착하는 (c) 단계를 포함한다.
유전막, 다층구조, 능동소자, 공정

公开(公告)号：KR1020110003960A

公开(公告)日：2011-01-13

申请号：KR1020090061497

申请日：2009-07-07

Applicant: 한국과학기술원

Inventor： 양경훈 ,  양정길 ,  김문호

IPC: H01P1/18 ,  H01L29/868

CPC classification number: H01P1/18 ,  H01L29/868 ,  H03H7/0115

Abstract: PURPOSE: A high-frequency/high-performance phase shifters using pin diodes is provided to improve insertion loss, return loss, and root mean square phase error by using excellent PIN diodes. CONSTITUTION: Metal-insulator-metal capacitors(202,214) divide DC voltage and current. First inductors(203,213) apply DC voltage to a circuit. A first inductor blocks an AC signal A first inductor prevents the leak of a signal. PIN diodes(208,209,210,211) are alternated according to bias voltages(204,212). Second inductors(205,206) and the first capacitor(207) are functioned as a high pass filter. Third inductors(216,217) and second capacitors(218,219) are functioned as a low pass filter. A fourth inductor(220) blocks the leakage of the AC signal.

Abstract translation: 目的：提供使用引脚二极管的高频/高性能移相器，通过使用优异的PIN二极管来提高插入损耗，回波损耗和均方根误差。 构成：金属绝缘体金属电容（202,214）分压直流电压和电流。 第一电感器（203,213）将直流电压施加到电路。 第一电感器阻塞AC信号A第一电感器防止信号泄漏。 PIN二极管（208,209,210,211）根据偏置电压（204,212）交替。 第二电感器（205,206）和第一电容器（207）用作高通滤波​​器。 第三电感器（216,217）和第二电容器（218,219）用作低通滤波器。 第四电感器（220）阻止AC信号的泄漏。

公开(公告)号：KR100683942B1

公开(公告)日：2007-02-16

申请号：KR1020060007475

申请日：2006-01-24

Applicant: 한국과학기술원

Inventor： 박오옥 ,  김문호 ,  임상혁

IPC: B01J13/00

Abstract: A method for forming two-dimensional or three-dimensional colloidal crystals on the substrates by injecting a colloidal suspension into a space between two substrates and self-assembling colloidal particles by capillary force is provided. A method for preparing colloidal crystals comprises the steps of: injecting a colloidal suspension into a confined space between two substrates(11,12); forming a meniscus(16) in the confined space between the two substrates by moving one of the substrates while removing a solvent of the colloidal suspension; and forming colloidal crystals on the substrates by self-assembling colloidal particles(15) using capillary force(17) generated while the colloidal suspension solvent of the meniscus is removed by removal of the solvent of the colloidal suspension. The substrates are selected from a glass substrate, a silicon substrate, an aluminum substrate, a silica substrate, a gold substrate, a polystyrene substrate, a polyester substrate, a polydimethylsiloxane substrate, and a colloidal crystal-containing substrate. The method further comprises the step of filling any one or more selected from a semiconductor, a metal, a metal oxide, an organic matter and derivatives of the organic matter into pores of the self-assembled colloidal particles.

Abstract translation: 提供了一种通过将胶体悬浮液注入两个基底之间的空间并通过毛细管力自组装胶体粒子而在基底上形成二维或三维胶体晶体的方法。 一种制备胶体晶体的方法包括以下步骤：将胶体悬浮液注入两个衬底（11,12）之间的有限空间中; 通过在移除胶体悬浮液的溶剂的同时移动基板中的一个来在两个基板之间的有限空间中形成弯液面（16） 以及通过使用毛细作用力（17）自组装胶体颗粒（15）在衬底上形成胶体晶体，所述毛细作用力（17）通过去除胶体悬浮液的溶剂去除弯液面的胶体悬浮溶剂时产生。 基材选自玻璃基材，硅基材，铝基材，二氧化硅基材，金基材，聚苯乙烯基材，聚酯基材，聚二甲基硅氧烷基材和含有胶体晶体的基材。 该方法还包括将选自半导体，金属，金属氧化物，有机物和有机物的衍生物中的任意一种或多种填充到自组装胶体颗粒的孔中的步骤。