-
1.发明授权황이 함유된 전해도금 구리로 표면처리된 전자부품과 솔더의 접합시에 발생하는 커켄달 간극의 억제방법 및 이에 의해 제조된 전자패키지 失效通过将用硫化铜电镀的电子部件与焊料接合而制造的封装的Kirkendall空隙形成方法以及使用其制造的电子封装
公开(公告)号：KR100922891B1
公开(公告)日：2009-10-22
申请号：KR1020070120103
申请日：2007-11-23
Applicant: 한국과학기술원
CPC classification number: H05K3/3463 , B23K35/268 , B23K2201/36 , B23K2203/12 , H01L24/13 , H01L2224/13099 , H01L2224/16 , H01L2224/32507 , H01L2924/01006 , H01L2924/01011 , H01L2924/01012 , H01L2924/01016 , H01L2924/01023 , H01L2924/01024 , H01L2924/01025 , H01L2924/01027 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/01042 , H01L2924/01047 , H01L2924/01049 , H01L2924/01057 , H01L2924/01058 , H01L2924/01074 , H01L2924/01082 , H01L2924/01327
Abstract: 본 발명은 접합되는 납을 함유하는 솔더 및 무연솔더에 황화물 형성원소를 첨가함으로써, 구리층 위에 형성되는 Cu
3 Sn 금속간 화합물의 내부 또는 Cu와 Cu
3 Sn의 계면에서 발생되는 커켄달 간극(Kirkendall void)의 형성을 억제하여 패키지의 신뢰성을 향상시키는 방법에 관한 것으로, 본 발명에 의한 방법에 의하면, 전자패키지의 솔더 접합부에서 빈번히 발생하는 커켄달 간극의 형성을 억제하여 전자부품의 전기적, 기계적, 열적 신뢰성을 향상시킬 수 있다.
커켄달 간극, 구리, 솔더, 황화물 형성원소, 접합, 전자부품-
公开(公告)号：KR1020040011628A
公开(公告)日：2004-02-11
申请号：KR1020020044442
申请日：2002-07-27
Applicant: 한국과학기술원
IPC: H01L21/60
CPC classification number: C25D5/18 , C25D5/12 , C25D7/123 , H01L21/2885 , H01L24/05 , H01L24/11 , H01L24/13 , H01L2224/0401 , H01L2224/05147 , H01L2224/05155 , H01L2224/05647 , H01L2224/05655 , H01L2224/11462 , H01L2224/1147 , H01L2224/13099 , H01L2224/131 , H01L2924/0001 , H01L2924/01006 , H01L2924/01011 , H01L2924/01013 , H01L2924/01015 , H01L2924/01022 , H01L2924/01023 , H01L2924/01024 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01327 , H01L2924/014 , H01L2924/14 , H01L2924/00014
Abstract: PURPOSE: A fabrication method of UBM(under bump metallurgy) by electroplating for flip chip interconnections is provided to be capable of reducing fabrication cost and improving the reliability of the UBM. CONSTITUTION: A wafer having a predetermined pattern is dipped in a plating solution. At this time, the plating solution contains nickel ion supply source and copper ion supply source. The first copper layer(15) is formed at the upper portion of a pad(12) of a chip(11) by applying predetermined current density. A nickel-copper alloyed layer(16) is formed at the upper portion of the first copper layer as a diffusion barrier between a solder bump and the pad by increasing the current density. Preferably, the second copper layer(17) is formed at the upper portion of the nickel-copper alloyed layer by reducing the current density.
Abstract translation: 目的：提供通过电镀倒装芯片互连的UBM（凸块下冶金）的制造方法，以降低制造成本，提高UBM的可靠性。 构成：将具有预定图案的晶片浸入电镀液中。 此时，镀液含有镍离子供应源和铜离子供应源。 通过施加预定的电流密度，第一铜层（15）形成在芯片（11）的焊盘（12）的上部。 通过增加电流密度，在第一铜层的上部形成镍 - 铜合金层（16）作为焊料凸块和焊盘之间的扩散阻挡层。 优选地，通过降低电流密度，在镍 - 铜合金层的上部形成第二铜层（17）。
-
3.发明公开황이 함유된 전해도금 구리로 표면처리된 전자부품과 솔더의 접합시에 발생하는 커켄달 간극의 억제방법 및 이에 의해 제조된 전자패키지 失效用于将通过电镀Cu组装的电子部件加工成焊接的组件和通过使用其组合的电子封装而组装的封装的方法
公开(公告)号：KR1020090053309A
公开(公告)日：2009-05-27
申请号：KR1020070120103
申请日：2007-11-23
Applicant: 한국과학기술원
CPC classification number: H05K3/3463 , B23K35/268 , B23K2201/36 , B23K2203/12 , H01L24/13 , H01L2224/13099 , H01L2224/16 , H01L2224/32507 , H01L2924/01006 , H01L2924/01011 , H01L2924/01012 , H01L2924/01016 , H01L2924/01023 , H01L2924/01024 , H01L2924/01025 , H01L2924/01027 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/01042 , H01L2924/01047 , H01L2924/01049 , H01L2924/01057 , H01L2924/01058 , H01L2924/01074 , H01L2924/01082 , H01L2924/01327
Abstract: 본 발명은 접합되는 납을 함유하는 솔더 및 무연솔더에 황화물 형성원소를 첨가함으로써, 구리층 위에 형성되는 Cu
3 Sn 금속간 화합물의 내부 또는 Cu와 Cu
3 Sn의 계면에서 발생되는 커켄달 간극(Kirkendall void)의 형성을 억제하여 패키지의 신뢰성을 향상시키는 방법에 관한 것으로, 본 발명에 의한 방법에 의하면, 전자패키지의 솔더 접합부에서 빈번히 발생하는 커켄달 간극의 형성을 억제하여 전자부품의 전기적, 기계적, 열적 신뢰성을 향상시킬 수 있다.
커켄달 간극, 구리, 솔더, 황화물 형성원소, 접합, 전자부품-
公开(公告)号：KR100476301B1
公开(公告)日：2005-03-15
申请号：KR1020020044442
申请日：2002-07-27
Applicant: 한국과학기술원
IPC: H01L21/60
CPC classification number: C25D5/18 , C25D5/12 , C25D7/123 , H01L21/2885 , H01L24/05 , H01L24/11 , H01L24/13 , H01L2224/0401 , H01L2224/05147 , H01L2224/05155 , H01L2224/05647 , H01L2224/05655 , H01L2224/11462 , H01L2224/1147 , H01L2224/13099 , H01L2224/131 , H01L2924/0001 , H01L2924/01006 , H01L2924/01011 , H01L2924/01013 , H01L2924/01015 , H01L2924/01022 , H01L2924/01023 , H01L2924/01024 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01327 , H01L2924/014 , H01L2924/14 , H01L2924/00014
Abstract: Disclosed is a fabrication method of UBM for flip chip interconnections of a semiconductor device, consisting of dipping a patterned wafer into a plating solution containing materials supplying nickel and copper ions, forming a copper layer at a predetermined current density for connection between a chip pad and a solder bump and for residual stress-buffering, and forming a nickel-copper alloy layer at an increased current density for prevention of diffusion between the solder and the pad. The method is advantageous in terms of low fabrication cost due to not requiring an etching process, while meeting the conditions of wettability, diffusion-barrier function and small residual stress required to form UBM on the patterned wafer.
-
-
-
Search Results
4
records
(took 0.018 seconds)
