-
公开(公告)号：KR101356791B1
公开(公告)日：2014-01-27
申请号：KR1020120006869
申请日：2012-01-20
Applicant: 한국과학기술원
CPC classification number: H01G11/26 , H01G11/66 , H01G11/84 , Y02E60/13 , Y10T29/417 , Y10T156/10
Abstract: 본 발명은 박막형 수퍼커패시터 및 그의 제조 방법에 관한 것으로서, 그래핀 혹은 그래핀 산화물을 이용하여 전극필름을 제조하는 방법, 그래핀 혹은 그래핀 산화물 전극필름을 패터닝 기법을 통해 독립된 두 전극으로 분리하여 이차원 전극을 형성하는 방법, 이차원 전극이 가지는 인플레인(in-plane) 구조, 집전체(current collector)를 전극에 형성하는 방법 및 이차원 전극에 전해질을 공급하여 마이크로미터 규모의 두께를 가지는 수퍼커패시터를 제조하는 방법을 포함한다. 본 발명에 따른 박막형 마이크로-수퍼커패시터는 마이크로 전자기계 시스템 (MEMS: Microelectromechanical systems), 전자종이(Paper-like display), 스마트카드와 같은 매우 작은 전원공급장치가 필요한 초소형 전자기기 분야에 있어서 배터리를 효과적으로 대체 또는 보완할 수 있다.
-
公开(公告)号：KR101042634B1
公开(公告)日：2011-06-20
申请号：KR1020080090949
申请日：2008-09-17
Abstract: 본 발명은 전기도금법 및 화학첨가제를 이용한 나노결정립금속/탄소나노튜브 복합재료 박막(nanocrystalline metal/carbon nanotube nanocomposite film)을 제조한 후 이들 복합재료 박막을 고온 산화시켜 저응력 금속산화물/탄소나노튜브 복합재료의 제조방법에 관한 것으로서, 보다 상세하게는 특정 금속 또는 금속염과 결정립미세화하는 금속 킬레이트제를 포함하는 금속도금용액에 탄소나노튜브와 탄소나노튜브의 분산 및 흡착을 증진시키고 상기 금속 킬레이트제와 간섭을 하지 않는 음이온성 계면활성제를 첨가한 다음 전기 도금하여 음극에서 탄소나노튜브가 잘 분산되어 균질한 나노결정립금속/탄소나노튜브 나노복합체 막을 형성할 수 있는 제조방법과, 열처리에 의해 다공질 복합박막을 형성 후 고온산화법을 이용하여 금속산화물-탄소나노튜브 나노복합체 막을 제조하는 방법을 제공한다．
금속-탄소나노튜브 복합체, 금속산화물-탄소나노튜브 복합체, 전기도금, 열산화-
公开(公告)号：KR1020080087350A
公开(公告)日：2008-10-01
申请号：KR1020070029440
申请日：2007-03-26
IPC: H01L23/28
CPC classification number: H01L23/3735 , H01L24/32 , H01L24/83 , H01L2224/04026 , H01L2224/2919 , H01L2224/32225 , H01L2224/8385 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01078 , H01L2924/014 , H01L2924/0665 , H01L2924/07802 , H01L2924/10253 , H01L2924/14 , H01L2924/00 , H01L2924/3512
Abstract: An integrated circuit chip and a manufacturing method thereof are provided to minimize generation of cracks and to protect interconnection lines by preventing reduction of adhesive strength and reducing stress. An integrated circuit package includes an interface layer(210). The interface layer is inserted between an integrated circuit chip and an adhesive(203). The interface layer has a thermal expansion coefficient similar to the thermal expansion coefficient of the integrated circuit chip. The adhesive is an adhesive epoxy. The integrated circuit chip is composed of a silicon chip(204). A target is a printed circuit board. The thermal expansion coefficient of the interface layer is 3 to 55 ppm/°C.
Abstract translation: 提供一种集成电路芯片及其制造方法，以通过防止粘合强度的降低和应力降低来最小化裂纹产生和保护互连线。 集成电路封装包括界面层（210）。 界面层插入集成电路芯片和粘合剂（203）之间。 界面层的热膨胀系数与集成电路芯片的热膨胀系数相似。 粘合剂是粘合剂环氧树脂。 集成电路芯片由硅芯片（204）组成。 目标是印刷电路板。 界面层的热膨胀系数为3〜55ppm /℃。
-
-
公开(公告)号：KR1020040017478A
公开(公告)日：2004-02-27
申请号：KR1020020049550
申请日：2002-08-21
Applicant: 한국과학기술원
IPC: H05K3/00
CPC classification number: H05K3/4617 , C25D5/02 , H05K3/205 , H05K3/384 , H05K3/423 , H05K2201/0154 , H05K2203/0733
Abstract: PURPOSE: A method and a multi-layer printed circuit board are provided to achieve improved efficiency of area of substrate, while allowing for a high integration of circuit. CONSTITUTION: A method comprises a step of forming a metal conductive line(3) by plating a metal on a metal plate(1) on which a pattern(2) is formed; a step of forming a polymer layer(4) serving as a substrate on the metal plate and drying the resultant structure; a step of forming a via hole(5) in the polymer layer and filling the via hole through an electro-plating process; and a step of removing the metal plate.
Abstract translation: 目的：提供一种方法和多层印刷电路板，以实现提高基板面积的效率，同时允许电路的高集成度。 构成：一种方法包括通过在其上形成有图案（2）的金属板（1）上镀金属来形成金属导线（3）的步骤; 在金属板上形成用作基板的聚合物层（4）并干燥所得结构的步骤; 在聚合物层中形成通孔（5）并通过电镀工艺填充通孔的步骤; 以及去除金属板的步骤。
-
Patent Agency Ranking
公开(公告)号：KR101630753B1
公开(公告)日：2016-06-16
申请号：KR1020140152989
申请日：2014-11-05
Applicant: 한국과학기술원
Abstract: 본발명은비기체연소합성을위한박막구조의제조방법에관한것으로, 보다구체적으로, 제1 재료층에제2 재료층을증착하여증착구조를형성하는단계; 상기증착구조를적층하여적층구조를형성하는단계; 및상기적층구조를압착하는단계를포함하는비기체연소합성을위한박막구조의제조방법, 상기방법으로제조된비기체연소합성을위한박막구조, 및상기박막구조를이용한비기체연소합성방법에관한것이다. 본발명은균일한층간구조를갖고, 비기체연소합성시 발생하는열원을균일하게제어할수 있는비기체연소합성을위한박막구조를제공할수 있다.
-
公开(公告)号：KR1020160054135A
公开(公告)日：2016-05-16
申请号：KR1020140152989
申请日：2014-11-05
Applicant: 한국과학기술원
Abstract: 본발명은비기체연소합성을위한박막구조의제조방법에관한것으로, 보다구체적으로, 제1 재료층에제2 재료층을증착하여증착구조를형성하는단계; 상기증착구조를적층하여적층구조를형성하는단계; 및상기적층구조를압착하는단계를포함하는비기체연소합성을위한박막구조의제조방법, 상기방법으로제조된비기체연소합성을위한박막구조, 및상기박막구조를이용한비기체연소합성방법에관한것이다. 본발명은균일한층간구조를갖고, 비기체연소합성시 발생하는열원을균일하게제어할수 있는비기체연소합성을위한박막구조를제공할수 있다.
Abstract translation: 本发明涉及一种用于自传播高温合成的薄膜结构的制造方法，通过该方法制造的用于自传播高温合成的薄膜结构，以及使用该薄膜的自蔓延高温合成 电影结构。 更具体地说，本发明涉及一种用于自传播高温合成的薄膜结构的制造方法，包括以下步骤：通过在第一材料层上沉积第二材料层来形成沉积结构; 通过堆叠沉积结构形成堆叠结构; 并压缩堆叠结构。 在本发明中，提供了一种用于自传播高温合成的薄膜结构，其可以均匀地控制在自传播高温合成期间产生的热源。
-
公开(公告)号：KR101025728B1
公开(公告)日：2011-04-04
申请号：KR1020080090791
申请日：2008-09-16
Abstract: 본 발명은 나노선 또는 나노튜브의 기계적 엉킴을 이용한 접착 방법에 관한 것으로, 상세하게는 일정 영역에 나노선 또는 나노튜브가 고착된 일 접착면;과 일정 영역에 나노선 또는 나노튜브가 고착된 타 접착면;을 물리적으로 접촉시켜, 상기 두 접착면 각각에 형성된 나노선 간, 나노선과 나노튜브 간 또는 나노튜브간의 기계적 엉킴에 의해 두 접착면을 접착시키는 접착 방법에 관한 것이다.
나노선, 나노튜브, 접착, 접속, 접합, 전자소자, 플립칩, 비솔더-
公开(公告)号：KR1020080096264A
公开(公告)日：2008-10-30
申请号：KR1020070041498
申请日：2007-04-27
Applicant: 한국과학기술원
CPC classification number: B23K1/0016 , B23K35/262 , B23K2201/40 , H01L2224/03464 , H01L2224/0401 , H01L2224/05155 , H01L2224/05644 , H01L2224/05664 , H01L2224/131 , H01L2224/13111 , H01L2224/16 , H01L2224/16503 , H01L2924/01004 , H01L2924/01025 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/01327 , H05K3/244 , H05K3/3463 , H05K2203/072 , H01L2924/00 , H01L2924/00014 , H01L2924/014
Abstract: A solder joint method of electronic components is provided to improve the reliability of electronic device by preventing the brittle fracture in solder joint and spall of metal compounds. A method for preventing the brittle fracture in a solder joint of electronic components includes the step of forming an electroless NiXP metal layer(14) in a metal wire of electronic component; the step of reflowing and joining the lead free solder on an electroless NiXP layer. The junction of the electronic component is used for a semiconductor chip and a package component, and the package component and a printed circuit board(22) or the semiconductor chip and the printed circuit board.
Abstract translation: 提供电子部件的焊接方法，以通过防止焊点中的脆性断裂和金属化合物的剥落来提高电子器件的可靠性。 防止电子部件的焊点的脆性断裂的方法包括在电子部件的金属线中形成无电镀NiXP金属层（14）的工序; 在无电NiXP层上回流焊接无铅焊料的步骤。 电子部件的接点用于半导体芯片和封装部件，以及封装部件和印刷电路板（22）或半导体芯片和印刷电路板。
-
公开(公告)号：KR1019990086231A
公开(公告)日：1999-12-15
申请号：KR1019980019105
申请日：1998-05-26
Applicant: 한국과학기술원
Abstract: 본 발명은 발전소, 석유화학 플랜트의 터빈 또는 압력용기 등에 사용되는 고크롬 페라이트계 내열합금에 관한 것이다. 본 발명의 합금은 상온 인장강도 및 인성이 우수하고 600℃와 650℃의 10만 시간 크리프 파단강도, 산화저항성, 부식저항성, 장시간 취화 저항성이 우수한 고 크롬 페라이트계 내열합금에 관한 것으로 석유화학 플랜트, 화력발전소, 원자력발전소, 가스터빈 발전소의 압력용기, 보일러, 열교환기, 터빈 부품에 단조, 압연, 압출, 주조된 판재, 파이프, 환봉, 각봉 형태로 사용되는 내열합금에 관한 것이다. 합금의 화학조성은 탄소 0.06∼0.25%, 크롬 8∼13%, 몰리브데늄 0.05∼1.0%, 텅스텐 1.0∼4.0%, 바나듐 0.1∼0.3%, 니오븀 0.01∼0.1%(또는 탄탈륨 0.01∼0.1%), 붕소 0.001∼0.025%, 질소 0.005∼0.07%, 철 70∼91%, 규소 0.2% 이하, 산소 0.01% 이하, 인 0.03% 이하, 유황 0.01% 이하, 탈산제 및 비금속개재물을 제어하기 위하여 칼슘, 알루미늄, 지르코늄, 티타늄, 란타늄, 세륨, 이트륨, 희토류 금속중 1종 이상의 원소를 사용한다. 합금은 1,020∼1,150℃에서 고온 풀림처리하고, 불림처리는 1,020∼1,150℃, 담금질은 1020∼1150℃, 뜨임은 650℃∼Ac1에서 수행한다.
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.035 seconds)
