-
公开(公告)号：KR101776376B1
公开(公告)日：2017-09-08
申请号：KR1020150038260
申请日：2015-03-19
Applicant: 한국과학기술원
Abstract: 본발명은고분자마이크로구조체의제조방법에관한것으로서, 보다상세하게는고분자단량체층에산소농도구배를형성시켜시간의존적으로단량체를중합하여구조체를성장시키는것을특징으로하는고분자마이크로구조체의제조방법과상기제조방법을응용한여러가지형태의고분자마이크로구조체제조방법에관한것이다. 본발명은동적환경제어를통하여높은생산성및 높은재현성을가지는균일한 3D 마이크로구조체의제조방법을제공하는것이다. 또한본 발명은상기고분자마이크로구조체의제조방법을이용하여자기반응형고분자마이크로구조체, 고분자구조체가포함된열-반응하이드로겔고분자구조체, 고분자중합체필름상에형성된콘 형태의고분자마이크로구조체배열의제조방법을제공하는것이다.
-
公开(公告)号：KR100679704B1
公开(公告)日：2007-02-06
申请号：KR1020050002294
申请日：2005-01-10
Applicant: 한국과학기술원
IPC: H01L21/336 , B82Y40/00
CPC classification number: G01N33/54373 , B82Y10/00 , B82Y15/00 , B82Y30/00 , G01N33/552 , G01N33/553 , G01N2610/00
Abstract: 본 발명은 분자소자나 바이오 센서(bio-sensor)를 위한 나노갭(nanogap) 및 나노 전계효과 트랜지스터(nanoFET) 제작 방법에 관한 것으로, 상세하게는 분자 또는 그에 준하는 크기의 박막을 이용하여 재현성이 높은 나노갭(nanogap)의 제작 방법 등에 관한 것이다.
본 발명에 따른 나노갭(nanogap)의 제작 방법은, (a) 실리콘 기판, 절연막, 제1 금속층 및 하드 마스크를 순차적으로 형성하는 단계; (b) 상기 마스크 패턴을 마스크로 하여 제1 금속층을 식각하는 단계; (c) 상기 실리콘 기판 상에 나노갭을 형성하기 위하여 제1 금속층 측면에 SAM(Self-Assembled Monolayer)을 형성하는 단계; (d) 상기 실리콘 기판 상에 제2 금속층을 형성하기 위하여 금속을 증착하는 단계; (e) 상기 (a)단계에서 형성된 하드 마스크를 식각하여 하드 마스크 위에 증착된 금속을 리프트-오프(lift-off) 고정을 이용하여 제거하는 단계; 및 (f) 상기 (c)단계에서 형성된 SAM을 식각하여 나노갭을 형성하는 단계;를 포함하여 이루어진다.
분자소자, Molecular device, bio-sensor, nanogap, nanoFET, SAM, ALD-
公开(公告)号：KR100643681B1
公开(公告)日：2006-11-10
申请号：KR1020040077700
申请日：2004-09-30
Applicant: 한국과학기술원
IPC: H01L21/8238
Abstract: 본 발명은 전계효과 트랜지스터 제작 방법 및 그 구조에 관한 것으로, 상세하게는 단일 기판에 형성된 SOI(silicon-On-insulator) 전계효과 트랜지스터 및 벌크(bulk) 전계효과 트랜지스터의 제작 방법과 그 제작 방법에 의하여 제작된 전계효과 트랜지스터에 관한 것이다.
본 발명에 따른 단일 기판에 형성된 SOI 핀 전계효과 트랜지스터 및 벌크 트랜지스터의 제조 방법은, (a) 실리콘 기판, 하부절연막, 실리콘으로 이루어진 SOI 기판에 하드 마스크를 순차적으로 형성하는 단계; (b) 상기 마스크 패턴을 마스크로 하여 실리콘 채널이 형성될 실리콘 핀과 소스/드레인이 형성될 실리콘 영역의 패턴을 형성하는 단계; (c) 상기 실리콘 기판 상에 벌크 트랜지스터를 형성하기 위해 감광막 패턴을 마스크로하여 실리콘 및 하부절연막의 일부 영역을 식각하는 단계; (d) 상기 (b)단계에서 형성된 실리콘 핀 위에 게이트 유전막을 성장시키고, 게이트 물질을 증착한 후, 게이트 영역을 형성하여 SOI 핀 전계효과 트랜지스터를 형성하는 단계; 및 (e) 상기 (c)단계에서 식각 노출된 실리콘 기판 위에 게이트 유전막을 성장시키고, 게이트 물질을 증착한 후, 게이트 영역을 형성하여 벌크 트랜지스터를 형성하는 단계;를 포함하여 이루어진다.
전계효과 트랜지스터, 삼차원 구조, 박막 채널, 단채널 효과, SOI (Silicon-On-Insulator) 기판, Hybrid-Integration, Hetero-Integration, ESD, Double-Gate, Multiple-Gate, CMOS Image Sensor, Analog-Digital 회로-
4.发明公开
公开(公告)号：KR1020060081858A
公开(公告)日：2006-07-13
申请号：KR1020050002294
申请日：2005-01-10
Applicant: 한국과학기술원
IPC: H01L21/336 , B82Y40/00
CPC classification number: G01N33/54373 , B82Y10/00 , B82Y15/00 , B82Y30/00 , G01N33/552 , G01N33/553 , G01N2610/00
Abstract: 본 발명은 분자소자나 바이오 센서(bio-sensor)를 위한 나노갭(nanogap) 또는 나노 전계효과 트랜지스터(nanoFET) 제작 방법 및 그 구조에 관한 것으로, 상세하게는 분자 또는 그에 준하는 크기의 박막을 이용하여 재현성이 높은 nanogap의 제작 방법과 그 제작 방법에 의하여 제작된 nanoFET에 관한 것이다.
본 발명에 따른 nanogap의 제작 방법은, (a) 실리콘 기판, 절연막, 제1 금속층 및 하드 마스크를 순차적으로 형성하는 단계; (b) 상기 마스크 패턴을 마스크로 하여 제1 금속층을 식각하는 단계; (c) 상기 실리콘 기판 상에 나노갭을 형성하기 위하여 제1 금속층 측면에 SAM(Self-Assembled Monolayer)을 형성하는 단계; (d) 상기 실리콘 기판 상에 제2 금속층을 형성하기 위하여 금속을 증착하는 단계; (e) 상기 (a)단계에서 형성된 하드 마스크를 식각하여 하드 마스크 위에 증착된 금속을 리프트-오프(lift-off) 고정을 이용하여 제거하는 단계; 및 (f) 상기 (c)단계에서 형성된 SAM을 식각하여 나노갭을 형성하는 단계;를 포함하여 이루어진다.
분자소자, Molecular device, bio-sensor, nanogap, nanoFET, SAM, ALD-
公开(公告)号：KR1020060028833A
公开(公告)日：2006-04-04
申请号：KR1020040077700
申请日：2004-09-30
Applicant: 한국과학기술원
IPC: H01L21/8238
Abstract: 본 발명은 전계 효과 트랜지스터 제작 방법 및 그 구조에 관한 것으로, 상세하게는 단일 기판에 형성된 SOI 핀 전계 효과 트랜지스터 및 벌크 트랜지스터의 제작 방법과 그 제작 방법에 의하여 제작된 전계 효과 트랜지스터에 관한 것이다.
본 발명에 따른 단일 기판에 형성된 SOI 핀 전계 효과 트랜지스터 및 벌크 트랜지스터의 제조 방법은, (a) 실리콘 기판, 하부절연막, 실리콘으로 이루어진 SOI 기판에 하드 마스크를 순차적으로 형성하는 단계; (b) 상기 마스크 패턴을 마스크로 하여 실리콘 채널이 형성될 실리콘 핀과 소스/드레인이 형성될 실리콘 영역의 패턴을 형성하는 단계; (c) 상기 실리콘 기판 상에 벌크 트랜지스터를 형성하기 위해 감광막 패턴을 마스크로하여 실리콘 및 하부절연막의 일부 영역을 식각하는 단계; (d) 상기 (b)단계에서 형성된 실리콘 핀 위에 게이트 유전막을 성장시키고, 게이트 물질을 증착한 후, 게이트 영역을 형성하여 SOI 핀 전계효과 트랜지스터를 형성하는 단계; 및 (e) 상기 (c)단계에서 식각 노출된 실리콘 기판 위에 게이트 유전막을 성장시키고, 게이트 물질을 증착한 후, 게이트 영역을 형성하여 벌크 트랜지스터를 형성하는 단계;를 포함하여 이루어진다.
전계 효과 트랜지스터, 삼차원 구조, 박막 채널, 단채널 효과, SOI (Silicon-On-Insulator) 기판, Hybrid-Integration, Hetero-Integration, ESD, Double-Gate, Multiple-Gate, CMOS Image Sensor, Analog-Digital 회로-
Patent Agency Ranking
-
公开(公告)号：KR101742669B1
公开(公告)日：2017-06-16
申请号：KR1020160028171
申请日：2016-03-09
Applicant: 한국과학기술원
IPC: G03F7/20 , G03F7/028 , H01L21/033 , H01L21/02
Abstract: 본발명은고분자단량체층을기판상에형성하는단계; 및산소공급막을포함하는포토마스크를통해광을상기고분자단량체층에조사하는단계;를포함하되, 상기광을고분자단량체층에조사하는단계는상기단량체층에산소농도구배를형성시켜시간의존적으로단량체를중합하여구조체를성장시키는것을특징으로하는고분자마이크로구조체의제조방법법을제공한다. 본발명에따른고분자구조체의제조방법은동적환경제어를통하여 3D 마이크로구조체를일관되고재현성있게제조할수 있으며, 구조체의성장경로, 성장속도및 형상을제어하여수요자가원하는형상이나모양을제공할수 있다. 또한, 본발명에따른고분자구조체의제조방법은원하는기판상에고분자구조체를성장시킬수 있어공정을간소화시킬수 있다.
-
公开(公告)号：KR101078184B1
公开(公告)日：2011-11-01
申请号：KR1020100017158
申请日：2010-02-25
Applicant: 한국과학기술원
CPC classification number: G01N21/658
Abstract: 본발명은원자의크기레벨로나노갭(nanogap)의위치, 폭및 깊이의조정이가능하고다수의나노갭을동시에형성할수 있는다중적층나노갭구조및 그제조방법에관한것으로써, 표면증강라만산란(SERS)를이용한단분자검출센서에적용될수 있는, 직선형의나노갭이일정간격을두고반복적으로나타나는배열의나노갭구조와그 제조방법을제공한다. 보다더 구체적으로본 발명은, 표면증강라만산란(SERS)를이용한단분자검출센서용구조에있어서, 기판; 및상기기판위에순차적으로증착되는희생층및 강화층;을포함하되, 상기희생층및 강화층은적어도한 번이상반복적으로증착되고, 상기기판, 희생층및 강화층으로형성된구조에서적어도하나의측면부에는, 상기기판과강화층사이또는각각의강화층사이의희생층의소정영역이제거되어상기기판또는강화층이돌출됨으로써형성되는적어도하나이상의나노갭을구비하는것을특징으로하는다중적층나노갭구조를제공한다.
-
公开(公告)号：KR1020160113401A
公开(公告)日：2016-09-29
申请号：KR1020150038260
申请日：2015-03-19
Applicant: 한국과학기술원
Abstract: 본발명은고분자마이크로구조체의제조방법에관한것으로서, 보다상세하게는고분자단량체층에산소농도구배를형성시켜시간의존적으로단량체를중합하여구조체를성장시키는것을특징으로하는고분자마이크로구조체의제조방법과상기제조방법을응용한여러가지형태의고분자마이크로구조체제조방법에관한것이다. 본발명은동적환경제어를통하여높은생산성및 높은재현성을가지는균일한 3D 마이크로구조체의제조방법을제공하는것이다. 또한본 발명은상기고분자마이크로구조체의제조방법을이용하여자기반응형고분자마이크로구조체, 고분자구조체가포함된열-반응하이드로겔고분자구조체, 고분자중합체필름상에형성된콘 형태의고분자마이크로구조체배열의제조방법을제공하는것이다.
Abstract translation: 本发明涉及聚合物微结构的制造方法。 更具体地说，本发明涉及一种聚合物微结构的制造方法，其中在聚合物单体层中形成氧浓度梯度后，通过使单体随时聚合而生长结构，以及生产各种形状的方法 的聚合物微结构的方法。 本发明提供一种通过动态环境控制生产具有高生产率和高再现性的均匀3D微结构的方法。 此外，本发明提供了一种制备自主的反应性聚合物微结构，包含聚合物结构的热反应水凝胶聚合物结构和通过使用聚合物膜形成在聚合物膜上的大尺寸聚合物微结构的方法 聚合物微结构的制造方法。
-
公开(公告)号：KR1020110097354A
公开(公告)日：2011-08-31
申请号：KR1020100017158
申请日：2010-02-25
Applicant: 한국과학기술원
CPC classification number: G01N21/658 , G01N33/54373
Abstract: 본 발명은 원자의 크기레벨로 나노갭(nanogap)의 위치, 폭 및 깊이의 조정이 가능하고 다수의 나노갭을 동시에 형성할 수 있는 다중 적층 나노갭 구조 및 그 제조방법에 관한 것으로써, 표면 증강 라만 산란(SERS)를 이용한 단분자 검출 센서에 적용될 수 있는, 직선형의 나노갭이 일정 간격을 두고 반복적으로 나타나는 배열의 나노갭 구조와 그 제조방법을 제공한다.
보다 더 구체적으로 본 발명은, 표면 증강 라만 산란(SERS)를 이용한 단분자 검출 센서용 구조에 있어서, 기판; 및 상기 기판 위에 순차적으로 증착되는 희생층 및 강화층;을 포함하되, 상기 희생층 및 강화층은 적어도 한 번 이상 반복적으로 증착되고, 상기 기판, 희생층 및 강화층으로 형성된 구조에서 적어도 하나의 측면부에는, 상기 기판과 강화층 사이 또는 각각의 강화층 사이의 희생층의 소정영역이 제거되어 상기 기판 또는 강화층이 돌출됨으로써 형성되는 적어도 하나 이상의 나노갭을 구비하는 것을 특징으로 하는 다중 적층 나노갭 구조를 제공한다.
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.021 seconds)
