公开(公告)号：KR1020130081947A

公开(公告)日：2013-07-18

申请号：KR1020120003069

申请日：2012-01-10

Applicant: 한국과학기술원 ,  한국기계연구원

Inventor： 김천곤 ,  장홍규 ,  김진봉

IPC: F03D11/00

CPC classification number: Y02P70/523 ,  F03D1/0675 ,  F03D80/00 ,  F05B2240/30 ,  Y02E10/721

Abstract: PURPOSE: An electromagnetic pulse absorbing wind turbine blade is provided to comprise a periodic pattern layer in which the characteristic impedance of a wind turbine blade matches the free space impedance of air with the outermost electromagnetic pulse incidence plane in an operation frequency band. CONSTITUTION: An electromagnetic pulse absorbing wind turbine blade includes a dielectric layer (10), a reflection layer (20), and a periodic pattern layer (30). The dielectric layer functions as a spacer which is an electromagnetic pulse absorber. The reflection layer reflects the incidence of an electromagnetic pulse. The periodic pattern layer is formed on an outermost electromagnetic pulse incidence plane, and reduces electromagnetic pulse reflection signals in an operation frequency band since a characteristic impedance of the wind turbine blade is matched with a free space impedance of air in the operation frequency band.

Abstract translation: 目的：提供电磁脉冲吸收式风力涡轮机叶片，其包括周期性图案层，其中风力涡轮机叶片的特征阻抗与空气的自由空间阻抗与操作频带中的最外层电磁脉冲入射平面匹配。 构成：电磁脉冲吸收风力涡轮机叶片包括电介质层（10），反射层（20）和周期性图案层（30）。 电介质层用作电磁脉冲吸收器的间隔物。 反射层反映电磁脉冲的入射。 周期性图案层形成在最外面的电磁脉冲入射面上，由于风力涡轮机叶片的特性阻抗与工作频带内的空气自由空间阻抗相匹配，所以在运转频带中减少了电磁脉冲反射信号。

公开(公告)号：KR100500579B1

公开(公告)日：2005-07-12

申请号：KR1020030042986

申请日：2003-06-28

Applicant: 한국과학기술원

Inventor： 이귀로 ,  김진봉

IPC: G11C17/00

CPC classification number: G11C17/16

Abstract: 본 발명은 씨모스 게이트 산화물 안티퓨즈를 이용한 3-트랜지스터 한번 프로그램 가능한 롬에 관한 것이다. 본 발명의 일실시예에 따르면, 제1 입력단, 제2 입력단, 및 제3 입력단을 구비하고, 제1 내지 제3 입력단에 인가되는 전압에 의하여 데이터를 저장할 수 있는 한번 프로그램 가능한 롬 셀에 있어서, 제2 입력단을 형성하는 게이트, 드레인, 및 제1 입력단을 형성하는 소오스를 구비하고, 게이트 및 소오스 간에 입력되는 전압에 의하여 활성화되는 셀 액세스 트랜지스터, 게이트, 드레인, 및 셀 액세스 트랜지스터의 드레인에 접속되는 소오스를 구비하고, 게이트에 인가되는 바이어스 전압에 의하여 드레인으로부터 소오스로 전류를 도통시킴으로써, 제3 입력단에 인가되는 고전압이 셀 액세스 트랜지스터에 직접 인가되는 것을 차단시키는 고전압 차단 트랜지스터, 및 제3 입력단을 형성하는 게이트, 및 서로 접속되어 고전압 차단 트랜지스터의 드레인에 접� ��되는 소오스 및 드레인을 구비하고, 제3 입력단에 고전압이 인가되고, 셀 액세스 트랜지스터가 활성화된 경우 게이트 산화물이 항복되어 단락되는 안티퓨즈 트랜지스터를 포함한다.

公开(公告)号：KR100831750B1

公开(公告)日：2008-05-23

申请号：KR1020050118296

申请日：2005-12-06

Applicant: 한국과학기술원

Inventor： 남일구 ,  차혁규 ,  서보익 ,  김진봉 ,  이귀로

IPC: G11C17/10

Abstract: 본 발명은 씨모스 롬을 이용한 회로장치에 관한 것으로, 특히 일반 롬 대신에 씨모스 롬을 이용하여 한 번의 표준 씨모스 공정만으로 원칩화가 가능한 씨모스 롬을 이용한 회로 장치에 관한 것이다. 그 장치는 표준 CMOS(Complementary Metal Oxide Semiconductor) 공정으로 구현된 ROM(Read Only Memory)을 이용하여, 상기 ROM이 포함된 회로장치의 다른 소자들과 함께 표준 CMOS공정으로 동시 집적이 가능한 것을 특징으로 한다. 본 발명에 의하면, 종래의 일반 롬 대신에 본 출원인에 의해 개발된 씨모스 롬을 이용함으로써, 표준 씨모스 공정만을 이용하여 원칩화가 가능함으로 집적도가 높아지며 비용을 크게 절감시킬 수 있다.
CMOS ROM, 명령어 디코딩 룩업 테이블, 제어 정보 룩업 테이블, 모듈레이터

公开(公告)号：KR1020050001966A

公开(公告)日：2005-01-07

申请号：KR1020030042986

申请日：2003-06-28

Applicant: 한국과학기술원

Inventor： 이귀로 ,  김진봉

IPC: G11C17/00

CPC classification number: G11C17/16

Abstract: PURPOSE: An OTP(one time programmable) ROM with 3-Transistor using CMOS Gate Oxide Antifuse is provided to embody OTP ROM without an additional masking process, to have uniform breakdown by using an antifuse transistor. CONSTITUTION: An OTP(one time programmable) ROM cell, which has the first, the second, and the third input terminals, and stores data by voltage from the first or the third input terminal, comprises a cell access transistor(MN11) having a gate and drain for the second input terminal(102), and having a source for the first input terminal(101), and activating by voltage from the gate and the source; a high-voltage blocking transistor(MN12) having a gate, a drain and a source connected to the drain of the cell access transistor, and preventing high-voltage of the third input terminal from being applied directly to the cell access transistor by making a current flow from the drain to the source through a bias voltage of the gate; an antifuse transistor(MN13) having a gate for the third input terminal(103), a source and a drain for connecting the drain of the high-voltage blocking transistor, and shorted by a breakdown of a gate oxide when the high-voltage is applied to the third input terminal and the cell access transistor is activated.

Abstract translation: 目的：提供使用CMOS栅极氧化物隔离器的具有3晶体管的OTP（一次可编程）ROM，以体现OTP ROM而无需额外的掩蔽工艺，通过使用反熔丝晶体管进行均匀击穿。 构成：具有第一，第二和第三输入端的OTP（一次可编程）ROM单元，并且通过来自第一或第三输入端的电压存储数据，包括一个单元存取晶体管（MN11），具有一个 第二输入端子（102）的栅极和漏极，并具有用于第一输入端子（101）的源极，并且通过来自栅极和源极的电压激活; 具有连接到电池存取晶体管的漏极的栅极，漏极和源极的高压阻断晶体管（MN12），并且防止第三输入端子的高电压直接施加到电池存取晶体管，通过使 电流通过栅极的偏置电压从漏极流到源极; 具有用于第三输入端子（103）的栅极的反熔丝晶体管（MN13），用于连接高压阻断晶体管的漏极的源极和漏极，并且当高电压为栅极氧化物时，栅极氧化物的击穿而短路 施加到第三输入端子并且单元存取晶体管被激活。

公开(公告)号：KR101318381B1

公开(公告)日：2013-10-15

申请号：KR1020120003069

申请日：2012-01-10

Applicant: 한국과학기술원 ,  한국기계연구원

Inventor： 김천곤 ,  장홍규 ,  김진봉

IPC: F03D11/00

CPC classification number: Y02P70/523

Abstract: 레이더나 각종 안테나 시스템의 운용 주파수 대역의 입사 전자기파를 흡수 및 소멸함으로써, 신호의 왜곡이나 간섭과 같은 전파장애를 해소할 수 있도록, 전자기파 흡수체인 스페이서(spacer) 역할을 하는 유전층과, 입사되는 상기 전자기파를 반사하는 반사층을 포함하되, 상기 유전층의 최외각 상기 전자기파 입사면에 운용 주파수 대역에서 상기 풍력 터빈 블레이드의 특성 임피던스가 공기 중의 자유공간 임피던스와 매칭시키는 주기패턴층을 포함하는 전자기파 흡수 풍력 터빈 블레이드를 제공한다.

公开(公告)号：KR1020070059451A

公开(公告)日：2007-06-12

申请号：KR1020050118296

申请日：2005-12-06

Applicant: 한국과학기술원

Inventor： 남일구 ,  차혁규 ,  서보익 ,  김진봉 ,  이귀로

IPC: G11C17/10

CPC classification number: G11C17/12 ,  G11C5/14 ,  G11C7/1078 ,  G11C17/18

Abstract: A circuit apparatus is provided to implement a SOC(System On Chip) through only standard CMOS process by using a CMOS ROM instead of a conventional ROM. A circuit apparatus using a CMOS ROM can be integrated with other devices of the circuit apparatus including a ROM(Read Only Memory) implemented by a standard CMOS(Complementary Metal Oxide Semiconductor) process, through the standard CMOS process. In the ROM, first to third input stages are comprised and data is stored by a voltage applied to the input stages. A cell access transistor includes a gate and a drain forming the second input stage and a source forming the third input stage, and is enabled by a voltage applied between the gate and the source. A high voltage blocking transistor includes a gate, a drain and a source connected to the drain of the cell access transistor, and conducts a current to the source from the drain by a bias voltage applied to the gate, and prevents a high voltage applied to the third input stage from being directly applied to the cell access transistor. An anti-fuse transistor includes a gate forming the third input stage and a source and a drain connected to the drain of the high voltage blocking transistor, and a high voltage is applied to the third input stage, and a gate oxide is broken down when the cell access transistor is enabled.

Abstract translation: 提供了一种电路装置，通过使用CMOS ROM代替常规ROM，仅通过标准CMOS工艺来实现SOC（片上系统）。 使用CMOS ROM的电路装置可以与包括通过标准CMOS工艺的标准CMOS（互补金属氧化物半导体）工艺实现的ROM（只读存储器）的电路装置的其它器件集成。 在ROM中，包括第一至第三输入级，并且通过施加到输入级的电压来存储数据。 电池存取晶体管包括形成第二输入级的栅极和漏极和形成第三输入级的源，并且通过施加在栅极和源极之间的电压使能。 高电压阻断晶体管包括栅极，漏极和连接到电池存取晶体管的漏极的源极，并且通过施加到栅极的偏置电压从漏极导通电流，并且防止施加到栅极 第三输入级被直接应用于单元存取晶体管。 反熔丝晶体管包括形成第三输入级的栅极和连接到高压阻断晶体管的漏极的源极和漏极，并且高电压被施加到第三输入级，并且栅极氧化物被分解为当 单元存取晶体管被使能。